一种高性能密码卡及其工作方法

    公开(公告)号:CN110765438B

    公开(公告)日:2021-01-01

    申请号:CN201911017354.6

    申请日:2019-10-24

    Abstract: 本发明公开了一种高性能密码卡,包括硬件平台和软件系统;所述硬件平台包括ZYNQ主处理器、存储单元、密码钥匙单元、PCIE接口、两片数字物理噪声源、第一密码算法芯片、第二密码算法芯片和第三密码算法芯片,所述软件系统包括Linux系统和主控程序,所述Linux系统运行于所述ARM处理器的一个核内,所述主控程序运行于所述ARM处理器的另外一个核内。本发明采用带自毁输入的密码算法芯片存储保护密钥分量,有效提高抗攻击能力,同时,集密钥生成、密钥管理、数据加解密、数字签名、身份认证、密钥协商,文件管理等功能于一体,产品功能丰富,极大地满足了用户需求。

    一种网络态势感知采集装置

    公开(公告)号:CN111565126A

    公开(公告)日:2020-08-21

    申请号:CN201910981730.7

    申请日:2019-10-16

    Abstract: 本发明公开了一种网络态势感知采集装置,包括主控板和硬盘,所述硬盘内预装有操作系统,所述主控板上板载有CPU处理器、多路千兆以太网通信电路、多路光口通信电路、USB接口电路、PCIE接口、DDR3内存条、NOR Flash存储器、NAND Flash存储器和网口扩展板,所述网口扩展板通过所述PCIE接口与所述CPU处理器建立电性连接。通过采用高性能非X86的NXP QorIQ T4240处理器,再通过扩展板扩展多个网络接口,实现了基于高性能CPU处理器与多个网络接口相匹配,且能高效协同工作,这样CPU处理器不仅能快速对数据进行分析和处理,而且完全满足多个网络接口同时工作所需功耗的要求。

    一种通过FPGA实现国密算法的方法

    公开(公告)号:CN110784304A

    公开(公告)日:2020-02-11

    申请号:CN201911028706.8

    申请日:2019-10-25

    Abstract: 本发明涉及国密技术领域,具体是一种通过FPGA实现国密算法的方法,A1、系统通电,通过重启系统使得FPGA初始化,通过DSP控制单元选择适合的算法;A2、在开始信号后,状态机进入写秘钥转态,在写秘钥转态FPGA将内部RAM区存储的128位秘钥写入算法模块中,算法模块通过算法对此数据进行加密处理,加密完成后dout_valid信号变成高电平;A3、状态检测系统检测到信号转变为高电平后,将加密后的密文写回RAM区,从而完成整个加密过程。本发明通过FPGA实现了国密算法,具有安全性高、运算速度快、资源消耗少的特点,有效的提高了加密的速率,增加了资源的安全,为顾客财产提供安全保障,解决了现有普通算法安全性低、资源消耗多的问题。

    一种1bit应答的数据传输隔离装置

    公开(公告)号:CN113938294B

    公开(公告)日:2023-08-15

    申请号:CN202111115852.1

    申请日:2021-09-23

    Abstract: 本文提供了一种1bit应答的数据传输隔离装置,包括:数据发送端连接第一安全区设备及数据接收端,用于发送报文至数据接收端,报文包括:状态请求域、状态请求类型、数据信息;接收数据接收端发送的1bit应答信号;根据发送报文中的状态请求域及1bit应答信号确定后续报文处理;数据接收端连接第二安全区设备,用于根据接收报文中的状态请求域及状态请求类型,确定1bit应答信号及是否将接收报文发送至第二安全区设备,发送1bit应答信号至数据发送端。本文能够在数据接收端被攻破后,对数据发送端发起攻击时,避免破坏数据发送端所连安全区的安全性;亦可以有效阻止数据接收端敏感数据泄露给数据发送端。

    一种IRIG-B码对时系统
    25.
    发明公开

    公开(公告)号:CN115268570A

    公开(公告)日:2022-11-01

    申请号:CN202210935401.0

    申请日:2022-08-05

    Abstract: 本发明公开了一种IRIG‑B码对时系统,为应用提供毫秒和/或微秒报时,包括IRIG‑B码解码器,日期时间生成器,控制寄存器,对时驱动软件,误差生成器,自适应跟踪器,毫秒微秒生成器和应用接口器。本发明实现在传统IRIG‑B码报时的基础上,通过时间增量累加的方式产生分数维本地时间,从而实现毫秒、微秒报时。

    一种FPGA高效规则匹配方法及终端

    公开(公告)号:CN111107068B

    公开(公告)日:2021-03-09

    申请号:CN201911249261.6

    申请日:2019-12-09

    Abstract: 本发明公开了一种FPGA高效规则匹配方法,用固定群延迟以线速过滤报文,给哈希冲突的关键字串加上一个数值,再进行一次哈希运算来解决哈希冲突问题,第一次哈希运算结果读出的数据当做数值C或0,与关键字串相加后再进行一次哈希运算,第二次哈希运算结果读出的数据就是匹配规则的索引地址,经过与匹配项对比,根据匹配结果丢弃报文缓存队列里不满足要求的报文,输出满足要求的报文,从而实现对报文的精确过滤输出。

    一种多块加密卡的识别方法

    公开(公告)号:CN110569677B

    公开(公告)日:2020-10-09

    申请号:CN201910822488.9

    申请日:2019-09-02

    Abstract: 本发明公开了一种多块加密卡的识别方法,可以在设备启动时或运行过程中对加密卡进行准确判定识别,通过加密卡的FPGA上的一个上下拉的判定信号进行识别区分。本发明实现了在设备启动时和运行过程中可准确识别区分加密卡,避免了误操作加密卡的问题。同时,在设备启动时通过短接跳线帽的技术方式,使得判定信号变为低电平,从而实现对加密卡识别区分;在设备运行过程中,在内部第二寄存器内对每张所述加密卡写入不同的值,从而实现对加密卡识别区分,使得本发明的技术灵活性强。

    一种FPGA高效规则匹配方法及终端

    公开(公告)号:CN111107068A

    公开(公告)日:2020-05-05

    申请号:CN201911249261.6

    申请日:2019-12-09

    Abstract: 本发明公开了一种FPGA高效规则匹配方法,用固定群延迟以线速过滤报文,给哈希冲突的关键字串加上一个数值,再进行一次哈希运算来解决哈希冲突问题,第一次哈希运算结果读出的数据当做数值C或0,与关键字串相加后再进行一次哈希运算,第二次哈希运算结果读出的数据就是匹配规则的索引地址,经过与匹配项对比,根据匹配结果丢弃报文缓存队列里不满足要求的报文,输出满足要求的报文,从而实现对报文的精确过滤输出。

    一种高性能密码卡及其工作方法

    公开(公告)号:CN110765438A

    公开(公告)日:2020-02-07

    申请号:CN201911017354.6

    申请日:2019-10-24

    Abstract: 本发明公开了一种高性能密码卡,包括硬件平台和软件系统;所述硬件平台包括ZYNQ主处理器、存储单元、密码钥匙单元、PCIE接口、两片数字物理噪声源、第一密码算法芯片、第二密码算法芯片和第三密码算法芯片,所述软件系统包括Linux系统和主控程序,所述Linux系统运行于所述ARM处理器的一个核内,所述主控程序运行于所述ARM处理器的另外一个核内。本发明采用带自毁输入的密码算法芯片存储保护密钥分量,有效提高抗攻击能力,同时,集密钥生成、密钥管理、数据加解密、数字签名、身份认证、密钥协商,文件管理等功能于一体,产品功能丰富,极大地满足了用户需求。

Patent Agency Ranking