一种多核多线程的闪存装置及闪存控制方法

    公开(公告)号:CN104461961A

    公开(公告)日:2015-03-25

    申请号:CN201410667620.0

    申请日:2014-11-20

    Inventor: 周溱

    CPC classification number: G06F13/1652 G06F13/1673 G06F13/1684

    Abstract: 本发明提供一种多核多线程的闪存装置及闪存控制方法,装置包括:多个读写数据通道,每条读写数据通道连接有一或多个闪存芯片;分别接入每个读写数据通道的至少一个闪存读写处理器;其中,各闪存读写处理器具有多条线程,每条线程用于控制其所属闪存读写处理器所连接的一或多个所述闪存芯片中的部分或全部;闪存读写处理器数量上具备可扩充性,消除处理器瓶颈,完全利用带宽,读写延时达到理论极限,同时不依赖于片外的DRAM;另外,也对数据提供多重保护,包括:掉电、误码、坏块或坏芯片等。

    一种掉电保护方法及固态硬盘

    公开(公告)号:CN104461947A

    公开(公告)日:2015-03-25

    申请号:CN201410674388.3

    申请日:2014-11-21

    Inventor: 周溱

    CPC classification number: G11C5/148 G06F12/16 G11C5/144 G11C16/225 G11C16/30

    Abstract: 本发明提供一种掉电保护方法及固态硬盘。所述存掉电保护方法包括:对电源进行实时监测;当监测到所述电源异常时,设备控制器硬件逻辑断开与系统总线连接,设备内部时钟与系统总线时钟断开并进入自由运行;设备控制器硬件利用设备内部时钟完成数据相关操作。所述固态硬盘包括:掉电检测装置,用于实时监测电源是否出现异常;掉电保护装置,用于在监测到所述电源出现异常时,硬件逻辑实现以下掉电保护操作:断开与主机系统总线连接;固态硬盘内部时钟与总线时钟断开并进入自由运行,利用固态硬盘内部时钟将固态硬盘缓存内的数据写入到固态硬盘的存储单元中。本发明的技术方案通过运用剩余电量来保证数据保护动作的完成,保证数据完整性。

    基于固态存储介质的数据实时跟踪存储系统及方法

    公开(公告)号:CN102866956B

    公开(公告)日:2015-02-18

    申请号:CN201210342895.8

    申请日:2012-09-14

    Inventor: 阳学仕 周溱

    Abstract: 本发明揭示了一种基于固态存储介质的数据实时跟踪存储系统及方法,所述系统包括存储模块、数据更新模块、序列号生成模块、数据更新实时跟踪模块。序列号生成模块用以从数列中选取当前序列号,供一个物理块或一组物理块更新时使用;当前序列号被使用之后,从所述数列中选取当前序列号的下一个序列号作为当前序列号;数据更新实时跟踪模块用以在一个物理块被擦除且重新写入数据时,将该物理块或该组物理块与序列号生成模块选取的当前序列号进行关联,实现数据更新的实时跟踪;并将写入的数据及对应序列号同时存储,以便在需要恢复时使用。本发明可利用最小化的系统资源实现对数据的准确定位,并能够在最大程度上减小突发情况下丢失数据的可能性。

    基于非易失性存储器的动态独立冗余阵列存储系统及方法

    公开(公告)号:CN103577111A

    公开(公告)日:2014-02-12

    申请号:CN201210256754.4

    申请日:2012-07-23

    Inventor: 阳学仕 周溱

    Abstract: 本发明揭示了一种基于非易失性存储器的动态独立冗余阵列存储系统及方法,所述系统包括读写控制器、若干与所述读写控制器连接的存储设备,各存储设备包括一个或多个物理块,各物理块包括一个或多个页面。读写控制器包括RAID写入控制模块、RAID读取控制模块;RAID写入控制模块用以控制存储设备中数据的写入;RAID写入控制模块包括写前处理单元、写操作处理单元;RAID读取控制模块用以控制存储设备中数据的读取;RAID读取控制模块包括逻辑块查找单元、数据读取单元。本发明提出的基于非易失性存储器的动态独立冗余阵列存储系统及方法,可大幅提高系统的性能,并保证基于NVM的数据存储装置中数据的安全性,解决了传统RAID在非易失性存储应用中所面临的问题。

    中断优化的数据储存装置以及系统

    公开(公告)号:CN111796915B

    公开(公告)日:2024-07-05

    申请号:CN201910281142.2

    申请日:2019-04-09

    Inventor: 周溱

    Abstract: 本发明提出一种中断优化的数据储存装置,该数据储存装置包括非易失式内存和控制器。该控制器供一主机操作该非易失式内存。该控制器包括一缓存器,由该主机根据该主机上一中央处理单元的工作状态填入一中断延迟,供该控制器延迟对该主机发出中断信号。

    数据储存装置以及非挥发式存储器操作方法

    公开(公告)号:CN109697017B

    公开(公告)日:2022-03-15

    申请号:CN201710982593.X

    申请日:2017-10-20

    Inventor: 周溱

    Abstract: 装置端得以仅部分执行主机所下达的读取/写入指令的数据储存装置设计。数据储存装置的一控制器是部分执行一主机下达的一第一读取/写入指令,并将该第一读取/写入指令所处的一部分执行状态以及一部分执行终点回传该主机,使该主机据以再下达一第二读取/写入指令。如此一来,该主机无须耗费过多资源在读取/写入指令颗粒度设定上。

    重试读取方法以及使用该方法的装置

    公开(公告)号:CN107797821B

    公开(公告)日:2021-10-08

    申请号:CN201610801448.2

    申请日:2016-09-05

    Inventor: 周溱

    Abstract: 本发明的实施例提出一种重试读取方法,由处理单元执行,包含以下步骤。于系统开机时,产生重试读取操作的微码及储存重试读取操作的微码至指令缓存器。于系统开机后,从主装置接收到重试读取命令;以及驱动状态机,用以执行指令缓存器中的重试读取操作的微码。

    测试储存单元的方法以及使用该方法的装置

    公开(公告)号:CN107918571B

    公开(公告)日:2021-04-30

    申请号:CN201610879580.5

    申请日:2016-10-08

    Inventor: 周溱

    Abstract: 本发明的实施例提出一种测试储存单元的方法,包含以下步骤。透过第一存取接口从主装置接收到测试写入命令后,处理单元驱动第二存取接口从测试写入器读取第一测试模板数据并写入至储存单元中的物理区块地址。处理单元驱动第二存取接口从物理区块地址读取第二测试模板数据并输出至测试读取器,从测试读取器接收测试结果,以及根据测试结果产生测试消息并回复给主装置。

Patent Agency Ranking