-
公开(公告)号：CN112034331B
公开(公告)日：2023-04-18
申请号：CN202010826182.3
申请日：2020-08-17
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/319
Abstract: 一种基于FPGA的电路模块测试方法，包括步骤：1)获取目标电路模块的电路网表；2)获取测试电路模块的电路网表；3)根据目标电路模块的电路网表和测试电路模块的电路网表生成整体电路模块的电路网表，具体为：将测试电路模块的测试端口对应连接到目标电路模块的硬宏单元上，同时删除测试电路模块对应的硬宏单元；或将目标电路模块的测试端口对应连接到测试电路模块的硬宏单元上，同时删除目标电路模块对应的硬宏单元；4)使用步骤3)获得的整体电路模块的电路网表，对所述目标电路模块进行测试。本发明模拟了FPGA中IP核等电路模块通常作为整体电路的一部分的真实使用环境，从而使测试结果更准确。
-
公开(公告)号：CN112034331A
公开(公告)日：2020-12-04
申请号：CN202010826182.3
申请日：2020-08-17
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/319
Abstract: 一种基于FPGA的电路模块测试方法，包括步骤：1)获取目标电路模块的电路网表；2)获取测试电路模块的电路网表；3)根据目标电路模块的电路网表和测试电路模块的电路网表生成整体电路模块的电路网表，具体为：将测试电路模块的测试端口对应连接到目标电路模块的硬宏单元上，同时删除测试电路模块对应的硬宏单元；或将目标电路模块的测试端口对应连接到测试电路模块的硬宏单元上，同时删除目标电路模块对应的硬宏单元；4)使用步骤3)获得的整体电路模块的电路网表，对所述目标电路模块进行测试。本发明模拟了FPGA中IP核等电路模块通常作为整体电路的一部分的真实使用环境，从而使测试结果更准确。
-
公开(公告)号：CN103840823B
公开(公告)日：2017-09-05
申请号：CN201410051652.8
申请日：2014-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 本发明涉及基于JTAG接口的宇航FPGA通用刷新电路的实现方法，该刷新电路设计有6个输入管脚、9个输出管脚，分别与PROM与FPGA的管脚连接，通过JTAG接口对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过JTAG接口将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
公开(公告)号：CN104483622B
公开(公告)日：2017-08-25
申请号：CN201410706041.2
申请日：2014-11-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3181
Abstract: 一种基于JTAG接口的单粒子辐照试验测试系统及方法，该试验系统包括上位机和测试板；测试板包括SRAM，配置PROM，控制处理FPGA与被测FPGA；控制处理FPGA包括串口通信模块、过程控制模块、被测FPGA配置模块，JTAG回读模块及SRAM读写模块；被测FPGA上搭载简单功能；上位机负责流程控制和数据处理；控制处理FPGA负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用控制处理FPGA与被测FPGA的JTAG接口相连，通过JTAG接口实现单粒子翻转检测，系统更加稳定，结果更加可靠，并且可以自动识别被测FPGA的器件型号，自适应不同型号被测FPGA的单粒子辐照试验测试。
-
公开(公告)号：CN105718693A
公开(公告)日：2016-06-29
申请号：CN201610059778.9
申请日：2016-01-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5009 , G06F17/5054 , G06F17/5081
Abstract: 本发明提供了一种基于配置无关位的FPGA电路逻辑覆盖优化方法，基于一个给定的电路，通过电路仿真，敏感度评估等方法，获得所有LUT中具有CDC特性的配置位，并以反向拓扑排序方法，对所有LUT中的无关位进行重新赋值，使发生在LUT扇入逻辑和互连中的单粒子翻转软错误得到有效地屏蔽，从而使由这类软错误引起的系统错误率降到最低。在不改变电路逻辑功能的情况下改变目标线网的信号概率，实现用户电路的逻辑优化。使用本发明可以提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。
-
Patent Agency Ranking
公开(公告)号：CN104483622A
公开(公告)日：2015-04-01
申请号：CN201410706041.2
申请日：2014-11-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3181
Abstract: 一种基于JTAG接口的单粒子辐照试验测试系统及方法，该试验系统包括上位机和测试板；测试板包括SRAM，配置PROM，控制处理FPGA与被测FPGA；控制处理FPGA包括串口通信模块、过程控制模块、被测FPGA配置模块，JTAG回读模块及SRAM读写模块；被测FPGA上搭载简单功能；上位机负责流程控制和数据处理；控制处理FPGA负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用控制处理FPGA与被测FPGA的JTAG接口相连，通过JTAG接口实现单粒子翻转检测，系统更加稳定，结果更加可靠，并且可以自动识别被测FPGA的器件型号，自适应不同型号被测FPGA的单粒子辐照试验测试。
-
公开(公告)号：CN118606940B
公开(公告)日：2025-03-07
申请号：CN202410654489.8
申请日：2024-05-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F21/56 , G06F21/76 , G06N3/042 , G06N3/08 , G06F18/214 , G06F18/241 , G06N3/0464 , G06F17/16
Abstract: 本发明属于木马检测领域，具体涉及了一种基于图神经网络的面向FPGA网表的木马检测方法，旨在解决当前的技术中缺乏有效的木马检测机制的问题。本发明包括：用HDL描述数字逻辑和系统架构得到HDL代码；由EDA工具将HDL代码转换为门级表示，将门级表示的逻辑块分配到FPGA芯片上并规划连接并生成比特流文件；将比特流文件下载到所述FPGA芯片并得到FPGA的网表文件；将网表文件转换为原始有向图；设定原始有向图中节点的木马特征，进一步将原始有向图提取特征得到特征有向图；平衡特征有向图中的恶意逻辑节点与正常节点；使用图卷积网络对平衡有向图的节点进行分类，得到木马检测结果。本发明能有精确的检测出木马。
-
公开(公告)号：CN118606940A
公开(公告)日：2024-09-06
申请号：CN202410654489.8
申请日：2024-05-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F21/56 , G06F21/76 , G06N3/042 , G06N3/08 , G06F18/214 , G06F18/241 , G06N3/0464 , G06F17/16
Abstract: 本发明属于木马检测领域，具体涉及了一种基于图神经网络的面向FPGA网表的木马检测方法，旨在解决当前的技术中缺乏有效的木马检测机制的问题。本发明包括：用HDL描述数字逻辑和系统架构得到HDL代码；由EDA工具将HDL代码转换为门级表示，将门级表示的逻辑块分配到FPGA芯片上并规划连接并生成比特流文件；将比特流文件下载到所述FPGA芯片并得到FPGA的网表文件；将网表文件转换为原始有向图；设定原始有向图中节点的木马特征，进一步将原始有向图提取特征得到特征有向图；平衡特征有向图中的恶意逻辑节点与正常节点；使用图卷积网络对平衡有向图的节点进行分类，得到木马检测结果。本发明能有精确的检测出木马。
-
公开(公告)号：CN117786769A
公开(公告)日：2024-03-29
申请号：CN202311667489.3
申请日：2023-12-06
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种面向FPGA芯片的硬件木马检测系统，包括：综合模块、子模块划分模块、仿真模块、木马检测模块和验证文件生成模块；其中，综合模块，对输入的待检测FPGA设计进行存储、读取、调用和综合处理，输出综合后网表文件；子模块划分模块，将输入的综合后网表文件进行处理，生成待检测子模块文件；仿真模块，根据外部输入的线性反馈位移寄存器文件和仿真库文件，以及子模块划分模块输出的待检测子模块设计文件，生成仿真结果文件；木马检测模块，根据仿真结果文件，生成检测结果；验证文件生成模块，根据检测结果，检测是否存在木马节点，若是，则生成用于验证木马节点的断言文件并输出；若否，则结束。
-
公开(公告)号：CN105702296B
公开(公告)日：2019-07-23
申请号：CN201610127480.7
申请日：2016-03-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种单粒子加固FPGA的用户寄存器状态捕获电路，包括用户寄存器、晶体管M3、晶体管M4、SRAM存储单元、捕获信号产生电路，晶体管M3、晶体管M4放置在用户寄存器、SRAM存储单元之间，捕获信号产生电路产生输出信号CAPTURE，控制导通晶体管M3、晶体管M4导通，实现数据捕获回读。本发明状态捕获电路与现有技术相比，通过进行捕获回读操作，如果发现配置存储器阵列中存储的配置码流发生单粒子翻转，可以进行动态部分重配，如果配置存储器阵列中存储捕获用户寄存器状态的SRAM存储单元状态出现错误，可以对相应的逻辑进行复位处理，显著降低了FPGA芯片的单粒子翻转累积效应。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.088 seconds)
