公开(公告)号：CN115706149A

公开(公告)日：2023-02-17

申请号：CN202210628825.2

申请日：2022-06-06

Applicant: 三星电子株式会社

Inventor： 金奇奂 ,  柳廷昊 ,  李峭蒑 ,  全勇昱 ,  曺荣大

IPC: H01L29/08 ,  H01L29/10 ,  H01L29/78

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，具有下部图案和在第一方向上与下部图案间隔开的片状图案；源/漏图案，在下部图案上，源/漏图案与片状图案接触；以及栅极结构，在源/漏图案的相对侧上，栅极结构沿第二方向彼此间隔开并且包括围绕片状图案的栅电极，其中，源/漏图案包括：第一外延区域，具有锑和铋中的至少一种，第一外延区域具有与下部图案接触但不与片状图案接触的底部，并且底部的厚度在第二方向上远离栅极结构增大然后减小；以及第二外延区域，在第一外延区域上，第二外延区域包括磷。

公开(公告)号：CN110600472A

公开(公告)日：2019-12-20

申请号：CN201910427945.4

申请日：2019-05-22

Applicant: 三星电子株式会社

Inventor： 赵真英 ,  金锡勋 ,  柳廷昊 ,  李承勋 ,  郑根熙

IPC: H01L27/088 ,  H01L21/77

Abstract: 本发明公开了一种集成电路器件以及制造集成电路器件的方法，其中该集成电路器件包括：鳍型有源区，在衬底上沿着平行于衬底的顶表面的第一方向延伸；栅极结构，在鳍型有源区上延伸，并且沿着平行于衬底的顶表面且不同于第一方向的第二方向延伸；以及源极/漏极区，在从栅极结构的一侧延伸到鳍型有源区中的凹入区域中，源极/漏极区包括：在凹入区域的内壁上的上半导体层，具有第一杂质浓度，并且包括间隙；以及间隙填充半导体层，其填充间隙并且具有大于第一杂质浓度的第二杂质浓度。

公开(公告)号：CN110137258A

公开(公告)日：2019-08-16

申请号：CN201910103248.3

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 柳宗烈 ,  柳廷昊 ,  郑秀珍 ,  曹荣大

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体器件包括：在衬底中的阱区；在阱区上的半导体图案，该半导体图案包括杂质；以及在半导体图案上的栅电极。半导体图案中的杂质的浓度在从半导体图案的与栅电极相邻的上部到半导体图案的与阱区相邻的下部的方向上增大。

公开(公告)号：CN109786334A

公开(公告)日：2019-05-21

申请号：CN201811324293.3

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  金锡勋 ,  李承勋 ,  许洋 ,  柳廷昊 ,  柳宗烈 ,  曹荣大

IPC: H01L21/8238

Abstract: 提供了一种半导体器件及其形成方法。该方法可以将掺杂剂注入到衬底中以形成初始杂质区并加热衬底以将初始杂质区转换成杂质区。加热衬底可以在约800℃至约950℃的环境温度下执行约20分钟至约50分钟。该方法还可以包括在杂质区中形成第一沟槽和第二沟槽以限定有源鳍，以及分别在第一沟槽和第二沟槽中形成第一隔离层和第二隔离层。第一隔离层和第二隔离层可以暴露有源鳍的相反侧。该方法还可以包括形成在有源鳍的相反侧和上表面上延伸的栅极绝缘层，以及形成横越有源鳍的栅电极。