-
公开(公告)号：CN102158380B
公开(公告)日：2013-05-08
申请号：CN201110041623.X
申请日：2011-02-21
Applicant: 南京大学
Abstract: 本发明公开了一种基于统计时分复用技术的多簇片上网络架构，该架构在簇内采用基于统计时分复用技术的总线结构；在总线上设有主设备、从设备、总线部件及统计时分复用控制单元；统计时分复用控制单元与主设备、从设备及总线部件连接；其中，从设备包括存储器及具有等待机制的网络接口；总线部件包括仲裁器、解码器以及多路选择器；统计时分复用控制单元统筹控制总线上主设备、从设备来实现统计时分复用机制；具有等待机制的网络接口接收总线上主设备发起的数据传输请求，并在满足触发条件情况下触发传输。本发明可以有效降低网络负荷、减小通信延时，进而提高片上网络系统整体性能，因此有着良好的实用价值和广泛的应用前景。
-
公开(公告)号：CN102508803A
公开(公告)日：2012-06-20
申请号：CN201110393660.7
申请日：2011-12-02
Applicant: 南京大学
IPC: G06F13/28
Abstract: 本发明公开了一种矩阵转置存储控制器，该矩阵转置存储控制器包括处理器、总线、直接内存存取、网络接口、存储单元、中断和程序存储器；处理器通过总线与直接内存存取、网络接口，中断、程序存储器进行数据传输；存储单元通过直接内存存取与总线及网络接口连接；网络接口与总线连接，并通过片上网络与外部存储器连接。本发明选择SRAM作为存储器，控制简单，读写操作容易，在处理器的控制下，能充分发挥SRAM作为存储器的优势。本发明提供了三种转置模式；使用处理器控制完成矩阵转置，能灵活地选择转置方法，适用于对各种大小的矩阵进行转置，并具有很好的扩展性。同时，本发明使用DMA作为数据通道，可提供高速的数据传输速率。本发明适用于片上网络中。
-
Patent Agency Ranking
公开(公告)号：CN102495568A
公开(公告)日：2012-06-13
申请号：CN201110397889.8
申请日：2011-12-05
Applicant: 南京大学
IPC: G05B19/042
Abstract: 基于四片FPGA的验证片上网络多核处理器的开发板，四片FPGA芯片之间连接构成全互联结构，每一片FPGA芯片都设有GTX传输通道和GPIO传输通道分别与其它三片FPGA芯片连接，每片FPGA芯片分别设有电源管理模块、板级时钟驱动模块及存储系统；第二FPGA芯片与第四FPGA芯片上分别设有开发板的数据输入和数据输出接口，所述数据输入和数据输出接口为全双工差分的2.5Gbps光口。本发明仿存带宽达到759.2Gbps，这是目前其它多FPGA开发板的电路设计远不能达到的，片间互连吞吐率大于30Gbps，为FPGA硬件设计人员提供足够多硬件资源，以便验证和实现基于NoC的超大规模多核处理器的原型芯片设计。
-
公开(公告)号：CN102368739A
公开(公告)日：2012-03-07
申请号：CN201110393715.4
申请日：2011-12-02
Applicant: 南京大学
IPC: H04L12/56
Abstract: 本发明公开了一种面向包-电路交换片上网络路由器的广播机制算法，根据片上网络拥塞情况进行路由仲裁，根据链路资源的占用情况动态改变路由路径，记录满足路由条件的输出端口，当遇到有两个可能路径的情况时，采用广播机制，同时选择两条可能路径进行路由尝试，每条路由尝试中都采用了回退转向路由算法，能够避免死锁，选择两条路径中先建立的链路进行数据传输，释放掉另外一条未建立的链路。本发明在同一时间内尝试不同的路由路径，从而可以充分利用网络资源，有效避免了拥塞，同时几乎不影响吞吐量情况下减小了平均包延迟。本发明资源消耗少、传输延时小，适用于实现高性能的片上网络系统。
-
公开(公告)号：CN101834789A
公开(公告)日：2010-09-15
申请号：CN201010151023.4
申请日：2010-04-15
Applicant: 南京大学
IPC: H04L12/56
Abstract: 本发明公开了一种面向包-电路交换片上路由器的回退转向路由算法及所用路由器，该算法是一种自适应路由算法，根据片上网络拥塞情况进行路由仲裁，根据链路资源的占用情况动态改变路由路径。该算法记录满足路由条件的输出端口，在遇到拥塞后重新选择输出端口，实现回退路由，从而可以充分利用网络资源，有效避免拥塞，提高平均吞吐量，减少平均包延迟；该路由器包括依次连接的输入状态机、优先级编码器、地址译码器、仲裁器和输出状态机；本发明在选择路由路径时，不向180度方向折回路由，并且不向远离目的节点的方向路由，所以不会引起死锁或活锁的问题。本发明成本低、性能高，适用于实现高性能的片上网络系统。
-
公开(公告)号：CN100479307C
公开(公告)日：2009-04-15
申请号：CN200710023138.3
申请日：2007-06-06
Applicant: 南京大学
IPC: H02M3/07 , H03K19/094
Abstract: 本发明公开了一种电荷泵电路结构，包括辅助电荷泵、电平移位器和主电荷泵，辅助电荷泵为电平移位器提供次高电平(VDD)，并用于改善主电荷泵低阶开关(P1，P2)控制时钟的摆幅，加速其启动过程；主电荷泵启动后又反过来为电平移位器提供最高电平(VCP)，最终改善了主电荷泵高阶开关(P3，P4)控制时钟的摆幅。本发明能有效控制开关管的电导，提高电压增益，避免了高阶电荷泵通常遇到的低效率、启动时间长等缺陷，具有高电源增益，启动时间短等特征，并且适合于低电压应用环境。
-
公开(公告)号：CN101227298A
公开(公告)日：2008-07-23
申请号：CN200810019017.6
申请日：2008-01-09
Applicant: 南京大学
Abstract: 本发明公开了一种基于片上网络的路由器功耗模型，它将路由器操作根据功耗比重简化为写缓存、读缓存、横跨开关和横跨链路四个功耗环节，并且将动态功耗归因于当前数据片到来时触发的位反转活动，通过位反转活动来统计功耗，得到的路由器功耗模型。考虑到片上网络环境要求功耗模型的实现复杂度尽可能低，本发明可采用统计平均值取代瞬时采样值，得到功耗简化模型。针对五通道路由器结构给出了两种功耗模型的硬件实现方法，并且将简化模型引入到自适应路由算法中，实现了片上网络的功耗分布优化。本发明提出的路由器功耗模型，算法复杂度低，实现简单，适合于片上网络，可以用于片上网络的功耗性能统计、功耗分布优化、热保护等方面的研究和应用。
-
-
-
-
-
-
Search Results
237
records
(took 0.029 seconds)
