一种构建内存访问模型的方法及装置

    公开(公告)号:CN102439577A

    公开(公告)日:2012-05-02

    申请号:CN201180002377.5

    申请日:2011-10-31

    Abstract: 本发明实施例提供了一种构建内存访问模型的方法及装置,涉及计算机领域,所述方法包括:获取引用内存块的进程对应的页表,并将所述页表中存储的每个页表项所包括的Present位清零;对引用所述内存块的进程进行实时监听并开始计时;如果引用所述内存块的进程访问所述内存块中的页时产生缺页中断事件,则增加所述访问的页的访问次数;根据所述内存块中的每个页的访问次数和计时的时间构建所述内存块的内存访问模型,所述内存访问模型至少包括所述内存块中的每个页的访问次数和访问频率。所述装置包括:第一获取模块、第一监听柑、第一增加模块和第二获取模块。本发明能够减少内存消耗和系统性能的影响,以及避免造成系统崩溃。

    处理器性能监测
    206.
    发明公开

    公开(公告)号:CN101681289A

    公开(公告)日:2010-03-24

    申请号:CN200880015791.8

    申请日:2008-06-05

    Abstract: 本发明涉及计算机架构,并且更具体地,涉及评估处理器的性能。性能监测器可以置于处理器的L2高速缓存套组中。该性能监测器可以监测L2高速缓存访问以及通过将一个或多个处理器内核耦合至L2高速缓存套组的总线从所述处理器内核接收性能数据。在一个实施方式中,总线可以包括用于将性能数据从处理器内核传送至性能监测器的附加线路。

    性能监测设备和数据收集方法

    公开(公告)号:CN100527093C

    公开(公告)日:2009-08-12

    申请号:CN200710100866.X

    申请日:2007-04-20

    CPC classification number: G06F11/348 G06F11/3466 G06F2201/86 G06F2201/88

    Abstract: 一种性能监测设备,包括:输入单元,用于按照时间顺序输入地址信息和事件发生信息,地址信息指示存储了程序的存储器中的地址,事件发生信息指示由执行程序引起的事件的发生;地址掩码单元,用于确定每条所输入的地址信息所属于的地址区;执行频率计数器,用于对每个地址区中的程序执行频率进行计数;执行频率保存表,用于保存每个执行频率的计数结果;事件发生信息计数器,用于对相应于多个地址区的事件发生信息进行计数,多个地址区每个具有包含在预定数量的最高等级内的执行频率;保存单元,用于保存事件发生信息的计数结果;以及存储单元,用于存储相应于地址区的事件发生信息的计数结果,地址区具有在每个预定时间段中最高的程序执行频率。

    仲裁器诊断装置和方法
    209.
    发明公开

    公开(公告)号:CN101460929A

    公开(公告)日:2009-06-17

    申请号:CN200780020254.8

    申请日:2007-05-31

    CPC classification number: G06F11/3433 G06F11/3476 G06F2201/805 G06F2201/86

    Abstract: 一种仲裁诊断电路和方法,其提供了基于仲裁的系统中的诊断信息和/或提供对过度仲裁延迟的检测和响应。例如,在一个实施方式中,仲裁诊断电路维持被仲裁能够访问共享资源的两个或更多个实体的、包括资源请求事件和对应的资源授予事件在内的仲裁事件的时序存储痕迹。可被视为运行的有序列表的痕迹可以包括带有时间戳的事件标识符,其有助于分析与仲裁有关的错误或故障。实际上,在一个或更多个实施方式中,仲裁诊断电路被构造成跟踪资源请求经过的时间并检测资源授予延迟违规。延迟违规可以与其他仲裁状态信息一起被记录下来,并且该仲裁诊断电路可以被构造成响应于检测到延迟违规而冻结系统或子系统,和/或被构造成捕获各种状态信息。

Patent Agency Ranking