-
公开(公告)号：CN1937410A
公开(公告)日：2007-03-28
申请号：CN200610030156.X
申请日：2006-08-17
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种在各种工艺和温度下自适应频率补偿的高频环振型锁相环电路。该电路由一个能够自适应校准中心频率的多通路环形压控振荡器、差分电荷泵、线性双转单电路、分频器等电路构成。其中，自适应多通路压控振荡器具有快慢两条增益通路，其负载管串接于压控通路中，形成正反馈。为工艺和温度补偿设计的可选负载阵列和开关与原PMOS负载并列，并由一个自动开关控制模块根据工艺和温度条件监控环路锁定状况，并决定并联负载的数目。该发明通过自适应反馈监控并补偿的方法大大降低了高频多通路环振型锁相环在实际应用对工艺和温度的依赖性，其简便易行、移植性好的特点更使其具有高的应用价值。
-
公开(公告)号：CN1238995C
公开(公告)日：2006-01-25
申请号：CN03116145.6
申请日：2003-04-03
Applicant: 复旦大学
Abstract: 本发明是一种适用于10/100Base-TX以太网的DSP接收均衡电路。它以传统的判决反馈均衡器(DFE)为基础，在其模拟前端增加一阶零点可调的高频预增益电路(HFB)、自动增益控制电路(AGC)和基带漂移补偿电路(BLW)。其中BLW是一种改进的BLW电路，可通过数字算法调节增益值，使接收信号有合适的幅度，提高均衡性能。本电路可使传播距离增大到160米以上，传输性能大为改善。
-
公开(公告)号：CN1238971C
公开(公告)日：2006-01-25
申请号：CN03129474.X
申请日：2003-06-24
Applicant: 复旦大学
Abstract: 本发明为一种采用数字信号处理方法实现的时钟恢复电路中鉴相器的设计方法及其实现结构。本发明设计方法是对Mueller-Müller鉴相器算法的改进，它根据冲激响应函数的特性，设计误差函数，并建立判决序列和系数矢量的对应关系，从而计算出误差函数。本发明可降低系统功耗和ADC设计难度，克服原有方法中恢复时钟抖动大的问题，从而可获得高性能的时钟恢复电路。
-
Patent Agency Ranking
公开(公告)号：CN1220336C
公开(公告)日：2005-09-21
申请号：CN03116143.X
申请日：2003-04-03
Applicant: 复旦大学
Abstract: 本发明为一种高速数据通信系统设计中双绞线回波损耗的模拟方法。它首先建立新的回波损耗模型，其中引入结构回损，获得更符合实际的回波损耗的幅度信息和相位信息，然后对这些信息进行等效电路元件的设计，以便将其嵌入整个设计系统，进行系统仿真。本发明可大大缩短系统设计周期，提高设计的准确性。
-
公开(公告)号：CN1665225A
公开(公告)日：2005-09-07
申请号：CN200510024523.0
申请日：2005-03-22
Applicant: 复旦大学
IPC: H04L25/03
CPC classification number: Y02D50/30
Abstract: 本发明属于网络技术领域，具体为一种用于以太网物理层的判决反馈均衡器。它采用混合结构形式，即以K阶标准结构单元为一组，再与其转置结构串联而成。其系数调整单元采用N阶复用结构，均衡性能可自适应调整。本发明减小了关键路径的延时及输入负载，速度大大提高，可满足以太网高速传输的需要，同时系数调整单元的复用节省了大量的面积和功耗。
-
公开(公告)号：CN1471232A
公开(公告)日：2004-01-28
申请号：CN03129474.X
申请日：2003-06-24
Applicant: 复旦大学
Abstract: 本发明为一种采用数字信号处理方法实现的时钟恢复电路中鉴相器的设计方法及其实现结构。本发明设计方法是对Mueller－Müller鉴相器算法的改进，它根据冲激响应函数的特性，设计误差函数，并建立判决序列和系数矢量的对应关系，从而计算出误差函数。本发明可降低系统功耗和ADC设计难度，克服原有方法中恢复时钟抖动大的问题，从而可获得高性能的时钟恢复电路。
-
公开(公告)号：CN1447565A
公开(公告)日：2003-10-08
申请号：CN03116142.1
申请日：2003-04-03
Applicant: 复旦大学
Abstract: 本发明为一种高速数据通信系统设计中双绞线插入损耗的模拟方法。它首先建立新的插入损耗模型，获得插入损耗的幅度信息和相位信息，然后对这些信息进行等效电路元件的设计，以便将其嵌入整个设计系统，进行系统仿真。本发明可大大缩短系统设计周期，提高设计的准确性。
-
公开(公告)号：CN1447533A
公开(公告)日：2003-10-08
申请号：CN03116144.8
申请日：2003-04-03
Applicant: 复旦大学
Abstract: 本发明为一种高速数据通信系统设计中双绞线远近端串扰损耗的模拟方法。它首先建立新的远近端串扰损耗模型，获得更符合实际损耗的幅度信息和相位信息，然后对这些信息进行等效电路元件的设计，以便将其嵌入整个设计系统中，进行系统仿真。本发明可大大缩短系统设计周期，提高设计的准确性。
-
-
-
-
-
-
-
Search Results
198
records
(took 0.036 seconds)
