-
公开(公告)号：CN118261097A
公开(公告)日：2024-06-28
申请号：CN202211686791.9
申请日：2022-12-26
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司
IPC: G06F30/34
Abstract: 本发明涉及自动化及嵌入式技术领域，特别是涉及一种基于FPGA的可视模块化设计方法。本方案按照FPGA所能实现的软硬件功能创建模块元件，各模块元件的功能相互独立且均设置有相应的标准化接口，并以此建立模块元件库；然后在可视化界面选择调用对应功能的模块元件挂接在总线上并进行属性配置；将模块元件与标准化接口进行逻辑连线，生成应用程序及其对应的源码；最后根据当前所选用FPGA芯片对应的开发环境，导入源码，编译生成目标文件。该方案将FPGA设计工作划分为模块元件设计和应用程序设计两部分，实现了底层元件模块代码与实际应用的隔离，能够提高模块元件的重用性，并且生成的应用程序对应的源码具有可移植性，能够提高FPGA开发的效率。
-
公开(公告)号：CN118075055A
公开(公告)日：2024-05-24
申请号：CN202211468792.6
申请日：2022-11-22
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: H04L12/42 , H04L67/568 , H04L47/6275
Abstract: 本发明涉及一种环网通信方法及系统，属于电力系统监控装置嵌入式硬件平台技术领域。本发明中环网内的任一节点接收到报文数据后，存入该节点内，并将需要发送的报文放入发送缓存区，检测发送缓存区的报文数量，当检测到该节点的发送缓存区仅有一组待发送的报文数据时，直接启动发送该报文数据；当检测到该节点有至少两组待发送的报文数据时，计算出当前该节点总的滞留时间并进行排序，以排序结果为优先级的启动发送，通过该方式动态调整报文的滞留时间使得整个系统中的各节点的延迟更均衡，提高了整个系统通信的实时性。
-
公开(公告)号：CN116886280A
公开(公告)日：2023-10-13
申请号：CN202310788142.8
申请日：2023-06-29
Applicant: 许昌许继软件技术有限公司 , 许继集团有限公司 , 许继电气股份有限公司
Abstract: 本发明属于智能电网技术领域，具体涉及一种面向智能电网的认证系统及方法。其步骤包括：本发明利用在SM和UC中生成的随机数以及秘钥，以及上一轮得到的激励值和响应值来计算索引值以及新的激励值和响应值，若计算出的索引值相同且与之对应的响应满足条件，则完成UC认证SM成功，在计算SM和UC的消息，若消息相同则SM认证UC成功。本发明使用轻量级加密原语确保安全性，提高底层硬件固有的安全性，使得设计的认证方法不仅可以抵抗新兴的物理克隆攻击，也能满足智能电表终端的低资源开销要求，此外，本发明在UC端存储前后两轮关键的秘密信息，使得设计的认证方法可以抵抗去同步化攻击。
-
公开(公告)号：CN113037286A
公开(公告)日：2021-06-25
申请号：CN202110221223.0
申请日：2021-02-26
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
Inventor： 王智勇 , 李宝伟 , 倪传坤 , 赵剑松 , 朱付强 , 王志伟 , 胡沙沙 , 陈继瑞 , 董新涛 , 周东杰 , 肖锋 , 王凡 , 吕利娟 , 王东兴 , 甘霖 , 杨振良
IPC: H03M1/34
Abstract: 本发明涉及一种继电保护模拟量采样控制方法及装置，通过对继电保护装置运行中模拟量采样过程中各个环节的监测和控制，在采样初始阶段根据AD采样芯片发出的状态信息判断AD采样芯片的状态是否正常，在通过GMAC接口向处理器发送数据的过程中，监控是否发生数据溢出，在CPU接收到采样数据后，依次进行CRC校验、通道特征码和个数检查、数据传输间隔均匀性检查，从而保证整个采样过程稳定可靠，并且数据可信度高，实现了继电保护保护运行中更加稳定和可靠的AD采样过程，很好地满足了继电保护装置保障电网安全稳定运行的要求。
-
公开(公告)号：CN110852026A
公开(公告)日：2020-02-28
申请号：CN201911083975.4
申请日：2019-11-07
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F30/3315 , G06F30/331
Abstract: 本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
-
Patent Agency Ranking
公开(公告)号：CN113836048B
公开(公告)日：2024-09-06
申请号：CN202111093096.7
申请日：2021-09-17
Applicant: 许昌许继软件技术有限公司
Abstract: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置，采用现场可编程FPGA器件实现以太网二层交换处理业务，采用内存动态分配策略，即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存，一级缓存单元缓存二层交换处理后的以太网报文，二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存，当某端口瞬时流量过大时就申请占用二级缓存单元，报文发完后释放二级缓存单元，二级缓存单元动态分配给瞬时流量大的端口，合理高效的使用了FPGA内部缓存，省掉了常规报文缓存策略需要挂载的SDRAM。
-
公开(公告)号：CN118509278A
公开(公告)日：2024-08-16
申请号：CN202310121874.1
申请日：2023-02-15
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: H04L12/40 , G05B19/042 , H02J13/00 , H02H7/26 , H04L12/403 , H04L49/901
Abstract: 本发明涉及电力系统继电保护技术领域，特别是涉及一种用于继电保护装置的兼容性CAN控制器。本方案的CAN控制器按照CAN总线协议兼容性设计进行了底层功能划分，划分成了用于兼容底层逻辑的A区和用于兼容MCU芯片的接口的B区，A区中的各个底层模块隔离并存，能够降低耦合风险，有利于提高各个模块功能执行的准确性；B区用于实现CAN总线协议与继电保护装置中的MCU芯片的通讯接口的兼容及配置信息的设置。该方案能够实现继电保护装置内部功能插件与CAN控制器总线协议的兼容，而且无需增加外设设备，系统构成及维护成本较低，维护难度较小，从而有利于提高对继电保护装置控制的效率、准确性和安全性。
-
公开(公告)号：CN110852026B
公开(公告)日：2023-10-20
申请号：CN201911083975.4
申请日：2019-11-07
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F30/3315 , G06F30/331
Abstract: 本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
-
公开(公告)号：CN112511162A
公开(公告)日：2021-03-16
申请号：CN202011253698.X
申请日：2020-11-11
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
Abstract: 本发明涉及一种模拟量采集动态补偿方法及系统，该补偿方法通过实时计算晶振的实际频率与理论频率的差值，得出需要调整的采样间隔序号和间隔宽度，然后对采样间隔进行动态调整，并对采样序号进行对齐，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔。在本发明的技术方案中，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔，最大限度的保障模拟量采集的可靠稳定。
-
公开(公告)号：CN112328002A
公开(公告)日：2021-02-05
申请号：CN202011166867.6
申请日：2020-10-27
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: G06F1/12 , G06F15/163
Abstract: 本发明公开了一种继电保护装置多板卡时间同步方法及系统，其中方法包括如下步骤：获取多板卡的配置信息；依据配置信息，将一板卡设置为主钟板卡，获取板卡连接的外部对时源类型，将其他板卡设置为从钟板卡；判断主钟板卡是否连接有外部对时源；如主钟板卡与外部对时源连接，控制主钟板卡获取外部对时源的时间信息，并将向从钟板卡传输自定义时间码流；如主钟板卡未与外部对时源连接，则控制主钟板卡进行内部守时，并将向从钟板卡传输自定义时间码流。通过将一板卡设置为主钟板卡，其他板卡设置为从钟板卡，具有主钟板卡选取灵活的优点，实现了多个板卡的运行时间同步，缩小了各板卡之间的时间偏差，提高了各板卡时间同步的准确率。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.024 seconds)
