-
公开(公告)号：CN119789509A
公开(公告)日：2025-04-08
申请号：CN202411650425.7
申请日：2024-11-19
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10D84/82 , H10D84/05 , H10D62/824
Abstract: 本发明公开了一种氮化镓和砷化镓三维异质集成射频芯片及其制备方法，所述结构自下而上包括背金属、衬底、氮化镓器件外延层、键合介质层、砷化镓器件外延层、氮化镓器件电极源极、氮化镓器件电极栅极、氮化镓器件电极漏极、砷化镓器件电极源极、砷化镓器件电极栅极、砷化镓器件电极漏极、氮化镓背通孔、砷化镓背通孔、正面通孔、氮化镓外表面电极源极、氮化镓外表面电极漏极，砷化镓器件外延层上表面的电极根据需要进行互联，形成一定功能的集成电路。本发明可以使氮化镓和砷化镓射频器件的电极具有极小的空间间距，减少了高频下长距离传输信号的损耗和寄生参数的影响，并且减小了芯片面积与芯片体积，减少了封装成本。
-
公开(公告)号：CN119698234A
公开(公告)日：2025-03-25
申请号：CN202411639216.2
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种可重构射频开关器件，主要解决现有射频开关器件开关响应时间过长和器件散热过慢的问题。其包括:顶部电极(6)、阻变层材料(5)、底部电极(4)、金属粘附层(3)和高电阻硅衬底(2)，该顶部电极(6)、阻变层材料(5)及底部电极(4)自上而下分布构成忆阻器。该高电阻硅衬底底面设有金刚石衬底(1)，以提高器件的散热性能，并实现对器件的支撑；该阻变层材料(5)通过CVD在Cu/蓝宝石基底上生长，并经过He+离子注入工艺处理后转移到底部电极(4)上。本发明能降低器件开关响应时间，提升器件的散热能力，可用于微波通讯系统中。
-
公开(公告)号：CN119630006A
公开(公告)日：2025-03-14
申请号：CN202411811737.1
申请日：2024-12-10
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种沟槽p型氧化镓结型势垒肖特基二极管及其制备方法，主要解决现有氧化镓肖特基二极管导通电阻和反向漏电流较高、耐压能力和抗浪涌能力较差的问题。其自下而上包括阴极欧姆金属层(1)、n型重掺杂氧化镓衬底(2)、n型轻掺杂氧化镓漂移层(3)和阳极肖特基金属层(4)，其中n型轻掺杂氧化镓漂移层上表面向下设有多个沟槽(5)，以改变器件表面电场；每个沟槽的下方注有p型氧化镓区域(6)，其与n型轻掺杂氧化镓漂移层形成氧化镓同质pn结；每个沟槽内沉积有高k介质层(7)。本发明降低了漏电流，提高了器件的反向击穿电压，减小了导通电阻，提升了抗浪涌能力，可用于功率电子设备。
-
公开(公告)号：CN119521709A
公开(公告)日：2025-02-25
申请号：CN202411631971.6
申请日：2024-11-15
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种基于P型AlGaN背势垒结构的高耐压AlGaN HEMT器件及制备方法，包括：从下到上依次层叠的衬底、AlN成核层、第一AlGaN缓冲层、P型AlGaN背势垒层、第二AlGaN缓冲层、AlGaN沟道层、AlN插入层、AlGaN势垒层和GaN帽层；第一AlGaN缓冲层中Al组分呈阶梯式逐渐递减且最小递减至AlGaN背势垒层中Al组分的大小；第二AlGaN缓冲层中Al组分呈阶梯式逐渐递减且最小递减至AlGaN沟道层中Al组分的大小；源极和漏极位于器件两端，分别贯穿GaN帽层直至AlGaN势垒层内；栅极位于GaN帽层上。本发明是一种AlGaN基HEMT，具备更高击穿特性和可靠性。
-
公开(公告)号：CN119110664A
公开(公告)日：2024-12-10
申请号：CN202410996353.5
申请日：2024-07-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种热电制冷增强散热的GaN器件，主要解决现有GaN器件在高功率下由自热和热积累效应引起输出功率密度指标急剧恶化的问题。其自下而上包括热沉层、传热界面层、衬底、成核层、缓冲层、沟道层、势垒层和金属电极，该传热界面层与衬底间设有多个依次排列的热电制冷模块，每个热电制冷模块包括一个相互对应的N型热电材料层和一个P型热电材料层，且其上下表面分别设有串联图形化的上金属电极层和下金属电极层，其外围包裹有绝缘支撑材料；该衬底的下表面设有衬底绝缘层，以实现对衬底与热电制冷模块的电气隔离。本发明能降低器件热阻，增强从器件衬底到热沉的热传导，提升器件的散热能力，可用于GaN微波功率器件和电力电子器件。
-
Patent Agency Ranking
公开(公告)号：CN118946238A
公开(公告)日：2024-11-12
申请号：CN202410996356.9
申请日：2024-07-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10N19/00 , H10N10/01 , H10N10/817 , H01L21/77 , C23C28/00 , C30B23/02 , C30B25/18 , C30B29/20 , C30B29/16 , C30B29/22
Abstract: 本发明公开了一种集成有热电材料的强散热氧化镓器件，旨解决现有氧化镓器件自热效应严重、可靠性降低、输出功率减小的问题。其技术关键是通过热电效应提高器件散热性能，即在氧化镓场效应晶体管的衬底和传热界面层之间增设依次串联的热电制冷模块，其外围包裹有绝缘支撑材料，其上下表面设置图形化金属电极层，以实现模块之间的隔离，并通过向热电材料上施加电压形成电流，使得衬底一侧的温度显著下降，加快衬底到传热界面层的热传递。对于垂直氧化镓二极管，是在其阴极电极与热界面层之间增设该热电制冷单元，通过施加电压使其产生热电效应，增加阴极电极到热界面层的热传递。本发明能缓解器件自热效应，提高器件的可靠性，可用作微波功率器件和电力电子器件。
-
公开(公告)号：CN113921596B
公开(公告)日：2024-07-02
申请号：CN202110970797.8
申请日：2021-08-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/40 , H01L29/872 , H01L21/265 , H01L21/266 , H01L21/329
Abstract: 本发明涉及一种氟离子注入场环氮化镓准垂直肖特基二极管及其制备方法，该二极管包括：衬底层；外延层，设置在衬底层上，外延层包括自下而上依次层叠设置的缓冲层、导通层和势垒层，势垒层位于导通层上表面的中部；阳极，设置在势垒层上；阴极，位于导通层上未被势垒层覆盖的区域，势垒层的两侧面，以及势垒层的部分上表面；势垒层内间隔设置有若干氟注入场环，氟注入场环位于阳极和阴极之间。本发明的氟离子注入场环氮化镓准垂直肖特基二极管，将带负电荷的氟离子作为场限制环结合到三族氮化物中，制备准垂直结构的侧壁肖特基势垒金属阴极，解决了肖特基金属淀积边缘电场线拥挤的问题，从而解决准垂直肖特基二极管过早击穿的问题。
-
公开(公告)号：CN116344617A
公开(公告)日：2023-06-27
申请号：CN202310157613.5
申请日：2023-02-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/78 , H01L29/49 , H01L23/373 , H01L21/336 , B82Y10/00 , B82Y40/00 , B82Y30/00
Abstract: 本发明公开了一种氧化镓叠层全环绕栅场效应晶体管及其制备方法，属于半导体器件领域；所述晶体管主要解决了目前氧化镓MOS器件普遍存在的栅控能力弱，开关导通比低，阈值摆幅较大的问题。其自下而上包括绝缘衬底、氧化镓沟道层、包围氧化镓沟道的二维材料介质层和栅极、绝缘层以及上方重复的堆叠结构。环绕包围沟道的栅极通过剥离薄膜的形式实现，解决了GAA结构工艺实现困难的问题；栅极的四面接触为器件带来了良好沟道控制能力。本发明提高了器件的开关导通比，可用于制作高开关特性的氧化镓MOSFET器件。
-
公开(公告)号：CN114496788A
公开(公告)日：2022-05-13
申请号：CN202111564005.3
申请日：2021-12-20
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L21/335 , H01L29/10 , H01L29/778
Abstract: 本发明涉及一种P型沟道氮化镓晶体管及其制备方法，该制备方法包括：步骤1：获取具有P型沟道氮化镓结构的晶圆；步骤2：在晶圆表面的两侧外延生长重生长层，重生长层为重掺杂三族氮化物，两个重生长层之间存在间隔；步骤3：在重生长层的表面淀积欧姆金属，形成源极欧姆接触和漏极欧姆接触；步骤4：在未被重生长层覆盖的晶圆表面和部分重生长层的表面淀积栅介质层；步骤5：在栅介质层的表面淀积栅金属，形成栅电极。本发明的制备方法，在轻掺杂P型沟道层上直接外延一层重掺杂P型沟道层，避免了栅下刻蚀P型沟道层带来的高界面态密度，提高了晶体管迁移率和跨导、降低了泄漏电流、解决了晶体管阈值电压不稳定和低可靠性等问题。
-
公开(公告)号：CN113341664A
公开(公告)日：2021-09-03
申请号：CN202110396502.0
申请日：2021-04-13
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明涉及一种凹陷型SOI衬底电子束套刻对准标记结构及其制备方法，该方法包括：S1：清洗SOI衬底；S2：在SOI衬底上涂覆反转光刻胶；S3：利用对准标记掩模版，采用光刻反转工艺在反转光刻胶上形成对准标记光刻图形；S4：根据对准标记光刻图形，在没有被反转光刻胶覆盖的区域进行干法刻蚀处理，刻蚀完成后去除样品表面残留的反转光刻胶，得到凹陷型电子束套刻对准标记；其中，凹陷型电子束套刻对准标记为尺寸≥20μm×20μm，深度≥500nm的方形结构；凹陷型电子束套刻对准标记的外周凹槽的宽度≥50μm。本发明的方法，利用光刻反转工艺在反转光刻胶上形成对准标记光刻图形后，只需通过一次刻蚀即可得到凹陷型对准标记，制备工艺流程更为简单。
-
-
-
-
-
-
-
-
-
Search Results
124
records
(took 0.032 seconds)
