一种低源漏电阻高Al组分势垒GaN异质结晶体管及其制备方法

    公开(公告)号:CN119855190A

    公开(公告)日:2025-04-18

    申请号:CN202411681822.0

    申请日:2024-11-22

    Abstract: 本发明公开了一种低源漏电阻高Al组分势垒GaN异质结晶体管及其制备方法,该晶体管结构包括自下而上依次设置的衬底、复合缓冲层、沟道层、隔离层、势垒层,帽层,该帽层表面两端设置有源漏电极,在源漏电极之间设置栅电极。所述源漏电极下方,在部分区域刻蚀,形成纳米凹槽阵列结构,倾斜角度离子注入激活,在纳米凹槽附近形成N型重掺杂,在纳米凹槽中填充金属形成源漏电极。所述结构源漏电极金属直接与2DEG接触,与N型重掺杂区域一起退火后形成欧姆接触,降低接触电阻。该方法解决了高Al组分势垒GaN异质结材料常规方法制备的源漏电极接触电阻阻值大的问题,增大了GaN异质结高电子迁移率晶体管器件输出电流,且制备工艺简单、易于实现、效果突出。

    一种垂直氮化镓基鳍式射频结型场效应晶体管及制备方法

    公开(公告)号:CN119789468A

    公开(公告)日:2025-04-08

    申请号:CN202411654431.X

    申请日:2024-11-19

    Abstract: 本发明公开了一种垂直氮化镓基鳍式射频结型场效应晶体管及制备方法,涉及半导体器件技术领域,包括从下至上依次层叠设置的衬底层、成核层、缓冲层、漏极接触层;沟道层,设置于所述漏极接触层之上,由鳍部沟道层和非鳍部沟道层组成;源极接触层,设置于所述鳍部沟道层之上;P型栅,设置于鳍部沟道层的两侧以及非鳍部沟道层的部分表面;栅电极,设置于所述P型栅延伸部分,与所述P型栅形成欧姆接触或肖特基接触;漏电极,设置于所述漏极接触层之上,与漏极接触层形成欧姆接触;该垂直氮化镓基鳍式射频结型场效应晶体管及制备方法,有益于实现增强型工作,并且提高了栅电极的耐压能力,扩大了栅极信号输入动态范围,提高了器件的长期可靠性。

    一种金刚石环栅场效应晶体管及其制备方法

    公开(公告)号:CN119789467A

    公开(公告)日:2025-04-08

    申请号:CN202411651382.4

    申请日:2024-11-18

    Abstract: 本发明公开了一种金刚石环栅场效应晶体管及其制备方法,涉及半导体器件技术领域,包括金刚石衬底层;悬浮于所述金刚石衬底层之上的环栅结构,所述环栅结构包括纳米线、栅电极及其包覆的环栅电极;所述纳米线由内向外依次包括金刚石核、金刚石终端表面、介质层以及环栅电极,垂直穿过所述栅电极并被其全面包裹;源电极和漏电极,所述源电极和漏电极分别位于所述栅电极的两侧,与所述金刚石终端表面形成欧姆接触;所述金刚石终端表面和介质层的界面形成二维空穴气;该金刚石环栅场效应晶体管及其制备方法,能够有效缓解因缩小特征尺寸引发的静电问题,同时确保了晶体管的高性能表现,为未来微缩器件的开发奠定了坚实基础。

    一种GaN高电子迁移率晶体管及其制备方法

    公开(公告)号:CN119789464A

    公开(公告)日:2025-04-08

    申请号:CN202411642365.4

    申请日:2024-11-18

    Abstract: 本申请涉及半导体器件技术领域,特别地,涉及一种GaN高电子迁移率晶体管及其制备方法。该晶体管结构自下而上依次包括:衬底1、复合缓冲层2、沟道层3、隔离层4、势垒层5、帽层6、源电极7、栅电极8、纳米深槽阵列9和漏电极10;所述栅电极8下方,在部分区域刻蚀去除帽层6、势垒层5、沟道层3与部分III‑N复合缓冲层2,形成纳米深槽阵列结构9,在纳米深槽阵列9中填充金属并与栅电极8相连。所述填充金属并与栅电极8相连的纳米深槽阵列9能够将复合缓冲层2中积累的空穴有效抽取出去,从而抑制了关态工作时高漏极电压导致的复合缓冲层中空穴积累,提高了器件的长期稳定性和可靠性,且制备工艺简单、易于实现、效果突出。

    一种GaN垂直互补场效应晶体管及反相器

    公开(公告)号:CN119421487A

    公开(公告)日:2025-02-11

    申请号:CN202411308343.4

    申请日:2024-09-19

    Abstract: 本发明公开了一种GaN垂直互补场效应晶体管(VCFET)及反相器,VCFET包括衬底、第一晶体管、第二晶体管和公共的栅电极,第一晶体管和第二晶体管依次垂直堆叠在衬底上;第一晶体管为n型晶体管,第二晶体管为p型晶体管,形成GaN缓冲层、n管GaN沟道层、AlGaN势垒层、p管GaN沟道层和p管GaN掺杂层的整体结构形式;通过公共的栅电极实现同时对n型沟道和p型沟道的控制。在此结构基础上,将p型晶体管的源电极接高电平,n型晶体管的源电极接低电平,将两个晶体管的漏电极连接在一起并同时作为输出端,以栅电极作为输入端,即可实现反相器。该VCFET实现了高效、低功耗的电子传输特性,在保持高性能的同时,具有更小的占地面积,提高了集成度。

    一种无级间匹配的高频高增益低噪声放大器

    公开(公告)号:CN119210364A

    公开(公告)日:2024-12-27

    申请号:CN202411300518.7

    申请日:2024-09-18

    Abstract: 本发明属于射频集成电路领域,具体涉及一种不使用级间匹配的高频高增益两级低噪声放大器。该低噪声放大器包括:隔直电容、输入匹配电路、第一级放大电路、增益平坦度调节电感和第二级放大电路。隔直电容避免了直流信号对射频输入信号的干扰,输入匹配电路实现了功率和噪声的同时匹配,第一级放大电路对射频信号进行第一次放大,第二级放大电路对信号进行第二次放大,两级之间连有增益平坦度调节电感,提高增益平坦度。本发明通过将第一级放大管的漏极(输出)和第二级放大管的栅极共用相同的偏置电压,而不是给第一级的漏极提供单独的电源电压,避免了级间匹配的复杂设计过程,同时避免了变压器的使用,降低了芯片的面积和成本。

    一种半导体射频芯片背通孔大容量电容结构及其制备方法

    公开(公告)号:CN119095478A

    公开(公告)日:2024-12-06

    申请号:CN202411184680.7

    申请日:2024-08-27

    Abstract: 本发明公开了一种半导体射频芯片背通孔大容量电容结构,所述电容结构自下而上依次包括衬底层和外延层;所述衬底层和外延层中间设有多个贯穿于二者的背通孔,所述背通孔内部设置有背通孔电容结构;所述背通孔电容结构包括右侧电极、介质层、左侧电极和正面金属层;所述右侧电极和左侧电极均是多层结构,二者相互交叉,形成叉指电极;所述介质层填充在相互交叉的右侧电极和左侧电极之间,且电极之间填满介质层,所述右侧电极接位于芯片正面的正面金属层,所述左侧电极接地。本发明提供的背通孔电容结构与芯片制造的背面工艺相兼容,能够有效优化制造流程,提高生产效率,确保器件性能和一致性,同时可以节约芯片面积,提高集成度,降低成本。

    一种双频率双端口高效率F类功率放大器、信号发射机及移动通信基站

    公开(公告)号:CN119030480A

    公开(公告)日:2024-11-26

    申请号:CN202411140102.3

    申请日:2024-08-20

    Abstract: 一种双频率双端口高效率F类功率放大器、信号发射机及移动通信基站,功率放大器包括晶体管,晶体管连接RC稳定电路;双频漏极直流偏置电路、f1频率谐波控制电路和f2频率谐波控制电路三者并联后与晶体管串联;RC稳定电路分别连接双频栅极直流偏置电路和双频基波输入匹配电路;信号发射机及移动通信基站包括所述功率放大器;本发明中谐波控制网络对各自频率的谐波按F类功率放大器要求进行控制,达到提升功放效率的目的;可根据测试结果选用不同容值的电容,调试灵活;每一路端口针对另一路信号进行基波抑制,提高了两个输出端口间的隔离度;能在S和C波段范围内任意选取目标频率;具有实现双端口F类功率放大器的同时进行各自目标频率信号的高效率放大输出的特点。

Patent Agency Ranking