用于整数单指令多数据(SIMD)算术操作的高级错误检测

    公开(公告)号:CN111736901A

    公开(公告)日:2020-10-02

    申请号:CN202010143149.0

    申请日:2020-03-04

    Abstract: 本申请公开了用于整数单指令多数据(SIMD)算术操作的高级错误检测。一种方法包括:由处理器核计算向量寄存器的集合中的第一向量寄存器中所存储的第一紧缩向量的第一残余码;计算向量寄存器的集合中的第二向量寄存器中所存储的第二紧缩向量的第二残余码;从第一残余码与第二残余码加法计算用于SIMD算术操作的参考残余码;执行第一紧缩向量的数据元素与第二紧缩向量的数据元素之间的SIMD算术操作的逐元素的执行,从而得到输出紧缩向量;计算输出紧缩向量的输出残余码;以及基于参考残余码与输出残余码的比较来检测SIMD算术操作中的错误。

    用于存储器损坏检测的硬件装置和方法

    公开(公告)号:CN113553209B

    公开(公告)日:2024-10-11

    申请号:CN202110829232.8

    申请日:2016-11-22

    Abstract: 描述了关于存储器损坏检测的方法和装置。在一个实施例中,硬件处理器包括执行单元和存储器管理单元,该执行单元用于执行指令以通过指向存储器的块的指针来请求对该存储器的该块的访问,该存储器管理单元用于当以存储器中的用于该块的存储器损坏检测值验证了指针中的存储器损坏检测值时,允许对该存储器的该块的访问,其中,指针中的存储器损坏检测值的位置在第一位置与不同的第二位置之间是能选择的。

    具有元数据位的64位虚拟地址和不会由于元数据位的非规范值而失败的规范性检查

    公开(公告)号:CN114661228A

    公开(公告)日:2022-06-24

    申请号:CN202111552213.1

    申请日:2021-12-17

    Abstract: 本申请公开了具有元数据位的64位虚拟地址和不会由于元数据位的非规范值而失败的规范性检查。描述了允许在虚拟地址中未使用的位中使用元数据的技术。一方面,处理器包括用于对存储器访问指令解码的解码电路。指令指示具有地址生成信息和元数据的一个或多个存储器地址操作数。与解码电路耦合的执行电路基于该一个或多个存储器地址操作数生成64位虚拟地址。64位虚拟地址具有位63、开始于位0的存储从地址生成信息生成的地址的X位地址字段、以及存储元数据的一个或多个元数据位。执行电路还对64位虚拟地址执行不会由于该一个或多个元数据位中所存储的元数据的非规范值而失败的规范性检查。公开了其他处理器、方法、系统和指令。

    用于存储器损坏检测架构的字节水平粒度的缓冲器上溢检测

    公开(公告)号:CN107278295A

    公开(公告)日:2017-10-20

    申请号:CN201680012160.5

    申请日:2016-01-20

    CPC classification number: G06F11/0751 G06F11/073 G06F11/0772 G06F11/079

    Abstract: 描述了存储器损坏检测技术。处理器可以包括用于存储来自应用的数据的存储器,其中存储器包括存储器损坏检测(MCD)表。处理器还可以包括耦合到存储器的处理器核。处理器核可以从应用接收访问存储器的存储器对象中的一个或多个连续存储器块的数据的存储器访问请求。处理器核还可以基于指针所指示的位置检索存储在一个或多个连续存储器块中的数据。处理器核还可以从MCD表检索与一个或多个连续存储器块相关联的分配信息。处理器核还可以用于当与被检索的数据相关联的错误事件发生时,基于分配信息将错误消息发送到应用。

Patent Agency Ranking