公开(公告)号：CN117255987A

公开(公告)日：2023-12-19

申请号：CN202280032139.7

申请日：2022-01-26

Applicant: 美光科技公司

Inventor： P·埃斯特普 ,  T·M·布鲁尔 ,  B·霍尔农 ,  D·瓦内斯科

IPC: G06F3/06

Abstract: 一种合成孔径雷达(SAR)天线发射雷达脉冲且接收其反射。SAR通常用在移动平台上，例如飞机、无人机或航天器。由于所述天线的位置在发射雷达脉冲的时间与接收所述脉冲的所述反射的时间之间改变，因此增大所述雷达的所述合成孔径，从而与常规波束扫描雷达相比，给予相同(物理)大小的雷达更高的准确度。使用反投影算法来处理所述脉冲数据，以产生能够用于导航的二维图像。处理所述SAR数据的顺序能够影响存取所述数据时高速缓存命中的可能性。由于从高速缓存而不是存储器存储装置存取数据减少了存取时间及功耗两者，因此从高速缓存存取更多数据的装置具有更大电池寿命及范围。

公开(公告)号：CN116466874A

公开(公告)日：2023-07-21

申请号：CN202310048682.2

申请日：2023-01-17

Applicant: 美光科技公司

Inventor： P·埃斯特普 ,  S·帕夫洛夫斯基 ,  E·孔法洛涅里 ,  N·德尔加托 ,  P·阿马托

IPC: G06F3/06 ,  G06F11/10

Abstract: 本申请涉及用于存储器装置的可靠性、可存取性和可服务性的奇偶校验高速缓存。提供用于改善存储器装置的RAS特征的方法和系统。举例来说，提供包含存储器和存储器侧高速缓存的系统。所述系统进一步包含经配置以通过执行某些操作来最小化对所述存储器的存取的处理器。所述操作可包含响应于将来自所述存储器侧高速缓存的数据写入到所述存储器而基于旧数据、新数据和旧奇偶校验来计算新奇偶校验。

公开(公告)号：CN118119933A

公开(公告)日：2024-05-31

申请号：CN202280065734.0

申请日：2022-08-01

Applicant: 美光科技公司

Inventor： P·埃斯特普 ,  S·A·温德 ,  T·M·布鲁尔

IPC: G06F13/14 ,  G06F3/06

Abstract: 本文中描述用于触发处理器中的协作进程的提前终止的装置及技术。一种系统包含多个存储器计算节点，其中存储器计算节点包括：事件管理器电路系统，其经配置以建立用于接收事件消息的广播信道；及线程管理器电路系统，其经配置以组织多个线程以执行协作任务的部分，其中所述多个线程各自监测所述广播信道以在所述广播信道上接收事件消息，并且其中在实现阈值操作之后，所述线程管理器电路系统将使用所述事件管理器电路系统在所述广播信道上广播指示所述协作任务完成的事件消息，所述事件消息使其它线程响应于接收到所述事件消息而终止所述协作任务的其相应部分的执行。

公开(公告)号：CN118056181A

公开(公告)日：2024-05-17

申请号：CN202280066645.8

申请日：2022-07-27

Applicant: 美光科技公司

Inventor： P·埃斯特普 ,  T·M·布鲁尔

IPC: G06F3/06

Abstract: 本文中描述用于链式资源锁定的装置及技术。线程在资源锁上形成后进先出(LIFO)队列以在所述资源上创建链式锁。表示所述资源的所述锁的数据存储库保存先前线程的识别符，从而使后续线程能够在所述后续线程释放所述锁时使用所述识别符唤醒所述先前线程。通常，释放所述锁的所述线程不需要与所述数据存储库交互，从而减少在许多线程当中对所述数据存储库的争用。

公开(公告)号：CN118043815A

公开(公告)日：2024-05-14

申请号：CN202280065737.4

申请日：2022-08-09

Applicant: 美光科技公司

Inventor： S·A·温德 ,  T·M·布鲁尔 ,  P·埃斯特普

IPC: G06F30/3308 ,  G06F30/34 ,  G06F15/82 ,  G06F15/78

Abstract: 在一些实例中，公开使用并行硬件执行及软件协同模拟来实现对数据流架构的更高级调试操作的方法、系统、装置及机器可读媒体。在暂停执行程序线程时，保存正在执行所述线程的平铺块的状态并且将其从HTF卸载到主机系统。然后，开发人员可在所述主机系统上检查此状态以调试其程序。另外，可将所述状态加载到模拟HTF硬件的软件模拟程序中。此模拟程序允许所述开发人员逐步分析代码并检查值以发现漏洞。

公开(公告)号：CN117312190A

公开(公告)日：2023-12-29

申请号：CN202310714858.3

申请日：2023-06-16

Applicant: 美光科技公司

Inventor： E·孔法洛涅里 ,  P·埃斯特普 ,  S·S·帕夫洛夫斯基 ,  N·德尔加托

IPC: G06F12/0877 ,  G06F12/0893 ,  G06F13/16

Abstract: 本公开涉及高速缓存器绕过。描述了与用于高速缓存器绕过的存储器控制器相关的系统、设备和方法。示例存储器控制器可耦合到存储器装置。所述示例存储器控制器可包含高速缓存器，所述高速缓存器包含高速缓存器序列控制器，所述高速缓存器序列控制器被配置成：确定高速缓存器查找操作的给定类型的结果的数量，确定所述数量满足绕过阈值，以及引起绕过所述高速缓存器且存取所述存储器装置的绕过存储器操作的执行。

公开(公告)号：CN115145635A

公开(公告)日：2022-10-04

申请号：CN202210331668.9

申请日：2022-03-30

Applicant: 美光科技公司

Inventor： D·瓦内斯科 ,  T·M·布鲁尔 ,  B·霍尔农 ,  P·埃斯特普

IPC: G06F9/30 ,  G06F9/38 ,  G06F7/548 ,  G06F15/173 ,  G06F15/78

Abstract: 本文中描述了用于进行并行正弦和余弦确定的硬件的装置和技术。可获得表示从原点到单位圆的线的角度的第一位序列。确定所述线的所述单位圆的象限，并将所述第一位序列的两个最低有效位替换为所述象限的编码，将所述角度转换为基象限角度，并对第二位序列(源自所述第一位序列)的一部分执行正弦和余弦操作以在所述基象限中创建中间正弦和余弦解。然后，使用所述第一位序列中的象限编码根据中间解在所述象限中创建最终正弦和余弦解。