用于混合DMA队列和DMA表的方法和装置

    公开(公告)号:CN101099140A

    公开(公告)日:2008-01-02

    申请号:CN200680001740.0

    申请日:2006-02-07

    Inventor: 铃置雅一

    CPC classification number: G06F13/28

    Abstract: 本发明所披露的方法和装置,用于对DMA命令分配标识符,该标识符用于与有关包含DMA命令的状态信息的DMA表的条目的关联;接收关于完成由DMA命令定义的DMA数据传送的表示;以及将与DMA数据传送相关的DMA表条目的状态信息更新成表示已完成DMA数据传送。

    宽带网络计算机体系结构的处理模块

    公开(公告)号:CN1496518A

    公开(公告)日:2004-05-12

    申请号:CN02806341.4

    申请日:2002-03-19

    CPC classification number: G06F9/4843

    Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构,公用计算模块和统一的软件单元。公用计算模块包括控制处理器,多个处理单元,由处理单元处理其程序的多个局部存储器,直接存储器存取控制器和共享主存储器。还提供了一种用于协调处理单元从共享主存储器读数据和向其写数据的同步系统和方法。提供了硬件沙箱结构,用于确保处理单元正在处理的程序中间的数据不会被破坏。

    用于宽带网络的计算机体系结构的数据同步系统和方法

    公开(公告)号:CN1496517A

    公开(公告)日:2004-05-12

    申请号:CN02806343.0

    申请日:2002-03-19

    CPC classification number: G06F12/0815 G06F9/544 G06F21/79 H04L69/12

    Abstract: 提供一种用于宽带网络上的高速处理的计算机体系结构和编程模型。该体系结构使用一致的模块化结构、公用计算模块和统一的软件单元。公用计算模块包括一个控制处理器、多个处理单元、处理单元从其处理程序的多个局部存储器、一个直接存储器存取控制器和一个共享的主存储器。还提供了一种用于协调处理单元从/向共享的主存储器进行数据读/写的同步系统和方法。提供了硬件沙箱结构,用于确保处理单元正在处理的程序之间的数据不会被破坏。统一的软件单元包含数据和应用程序并被构造为通过任何网络处理器进行处理。

    图象数据处理方法、图象数据处理装置

    公开(公告)号:CN1136517C

    公开(公告)日:2004-01-28

    申请号:CN95121563.9

    申请日:1995-12-02

    CPC classification number: G06T11/001

    Abstract: 一种图象数据处理装置和方法,包括:存储器装置,包括第一存储区域,存储多个表示具有多个图象区域的一图象的象素数据,每个所述图像区域具有一与色彩频谱的一特定部分相关联的色彩要求;第二存储区域,存储多个色彩信息表,每个表适于满足所述色彩要求中对应的一个,并对于相应的色彩要求预先提供;绘图装置,从第二存储区域读取每个色彩信息表,以在第三存储区域中绘制相应的图像区域。色彩数据表的结构与该图象中数据象素的结构基本相同。简化了大量的色彩数量和数据处理。

    用于记录和信息处理的改进方法和装置及其记录介质

    公开(公告)号:CN1131494C

    公开(公告)日:2003-12-17

    申请号:CN97113240.2

    申请日:1997-05-10

    Inventor: 铃置雅一

    CPC classification number: G06T17/20

    Abstract: 一种记录介质、记录和信息处理装置和方法,可以在减少成本的情况下实现数据的有效和高速处理。主CPU响应用户的操作来转换一个多边形的坐标,并将该多边形的数据经过主总线传送给可编程包引擎。该包引擎计算表示在深度方向上该多边形位置的Z值、将所述多边形分割成一定数量的子多边形、根据法线矢量和曲面参数转换所述子多边形顶点的坐标值并产生由所述子多边形组成的曲面。图形处理单元将子多边形的数据写入帧缓冲器并执行绘制处理。

    信息处理装置和信息处理方法

    公开(公告)号:CN1107287C

    公开(公告)日:2003-04-30

    申请号:CN98108283.1

    申请日:1998-03-27

    Inventor: 铃置雅一

    Abstract: 在信息处理装置中,对多个CPU指定优先权,各CPU按优先权将各自绘图指令显示表发给绘图单元。当主CPU(几何子系统0)正建立表#0-1且绘图单元(绘制子系统)处于空闲状态时,从CPU(几何子系统1)可提供所建立的表#1-1(如果有)给绘图单元。绘图单元接收表#1-1并据此绘图。主CPU完成建立表#0-1的操作时,从CPU将对绘制单元访问权归还给主CPU,使主CPU可将表#0-1提供给绘图单元,绘制单元接收表#0-1并据此开始绘图,以此类推。

Patent Agency Ranking