-
公开(公告)号：CN1242477C
公开(公告)日：2006-02-15
申请号：CN03153927.0
申请日：2003-08-20
Applicant: 精工爱普生株式会社
Inventor： 米山刚
CPC classification number: G09G5/005 , G09G3/3685 , G09G5/006 , G09G2360/12
Abstract: 本发明提供了一种半导体集成电路，该半导体集成电路能够在输入RAM存储的数据时使用的数据总线位数与输入数据的位数不同时，进行输入数据的数据总线的线选择。该半导体集成电路包括：数据总线D0～D7，其输入数据的K位(K是大于等于2的整数)；选择电路SEL(0)～SEL(13)，其根据由所述数据总线输入N位(N是小于K的整数)数据时设定的信号，选择通过所述数据总线的高位一侧的N条线和低位一侧的N条线中的一方进行输入的数据；以及RAM(随机存取存储器)(1)，其存储被选择电路选择的数据。
Search Results
11
records
(took 0.024 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
