-
公开(公告)号：CN108184127A
公开(公告)日：2018-06-19
申请号：CN201810039762.0
申请日：2018-01-13
Applicant: 福州大学
IPC: H04N19/625 , H04N19/42
Abstract: 本发明涉及一种可配置的多尺寸DCT变换硬件复用架构。包括：判决与数据重排模块，根据DCT变换的尺寸对输入复用架构的数据是否需要重新排列进行判决；K层蝶形数据处理模块，对经过判决与数据重排模块处理后的数据进行K层蝶形数据处理；末级向量内积模块，将最后一层蝶形数据处理模块输出的偶数位置数据向量与对应的核心矩阵系数进行相乘，相乘后的结果进行相加，然后输出。本发明用基于FPGA的数字逻辑硬件电路和基于ASIC的数字逻辑硬件电路分别实现，简单、有效、可重配置，可广泛应用于各种视频压缩编码标准中的多尺寸DCT变换。
-
公开(公告)号：CN106788443A
公开(公告)日：2017-05-31
申请号：CN201611053295.4
申请日：2016-11-25
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本发明涉及一种改进型的MASH结构 Sigma‑Delta调制器，包括一第一调制器单元模块和由一级以上依次级联的调制器级联单元模块组成的级联模块组；所述第一调制器单元模块与级联模块组相级联；所述第一调制器单元模块由第一调制器和第一加法器组成；所述第一调制器的输出端与级联模块组的输入端连接，所述第一加法器的输入端与所述第一调制器的输出端和级联模块组的输出端电连，所述第一调制器单元模块的输入端为第一调制器的输入端，所述第一调制器单元模块的输出端为第一加法器的输出端。本发明的有益效果在于：结构简单，并且操作更加方便，本发明提供的Sigma‑Delta调制器输出的序列长度与输入值和初始条件无关。
-
公开(公告)号：CN106160740A
公开(公告)日：2016-11-23
申请号：CN201610594381.X
申请日：2016-07-27
Applicant: 福州大学
IPC: H03L7/10
CPC classification number: H03L7/104
Abstract: 本发明涉及一种间歇式锁相环频率综合器，包括时钟同步单元、锁相环单元以及模式控制单元；时钟同步单元分别与模式控制单元以及锁相环单元相连；模式控制单元与所相环单元相连；时钟同步单元以及模式控制单元作为输入端，分别接收参考时钟信号以及模式控制信号；模式控制单元接收时钟同步单元发送的同步时钟信号；锁相环单元接收模式控制信号发送的第一复位信号以及第二复位信号，接收时钟同步单元发送的同步时钟信号，并分别发送反馈时钟信号至时钟同步单元以及模式控制单元；锁相环单元作为输出端，输出一高频时钟信号。本发明所提出的一种间歇式锁相环频率综合器，其能够工作在开启时间短于锁相环锁定时间的间歇工作模式。
-
公开(公告)号：CN104811273A
公开(公告)日：2015-07-29
申请号：CN201510151729.3
申请日：2015-04-02
Applicant: 福州大学
CPC classification number: H04L1/0008 , H04L1/0063 , H04L12/40052
Abstract: 本发明涉及一种高速单总线通信的实现方法,基于SDI信号线进行数据的双向传输，所述SDI信号线连接主机与从机；所述主机通过SDI信号线发送信号，所述从机根据接收到的信号自动适配接收速率与通信的开启与停止，形成SAOW总线主从结构；所述数据的双向传输采用命令帧结构传输数据信息，所述命令帧包括帧头、从机地址、寄存器地址、数据长度、数据、帧尾。本发明可以实现单总线双向通信，且不要求通信双方采用固定的波特率，波特率随时可变，可实用于工作频率不稳的场合。
-
公开(公告)号：CN117687523A
公开(公告)日：2024-03-12
申请号：CN202311780645.7
申请日：2023-12-22
Applicant: 福州大学
IPC: G06F3/0354 , G06F3/038 , G06F3/04812 , G06F3/14
Abstract: 本发明提供一种解决激光笔无法投射在显示屏上的方法及装置，通过图像识别判断激光笔照射在显示屏上的激光点是否显示，如果不显示，则根据当前激光笔的指向在显示屏上对应的位置生成模拟激光点的光斑。装置包括激光笔和上位机；所述激光笔上设置有摄像头和图像识别模块，摄像头采集的图像与激光笔的朝向耦合；通过图像识别模块判断激光笔照射在显示屏上的激光点是否显示，以及根据采集的图像确定生成光斑的位置；所述激光笔将生成光斑的位置信息通过无线通信发送至上位机，并由上位机在显示屏上生成替代激光点的光斑。
-
Patent Agency Ranking
公开(公告)号：CN106656051B
公开(公告)日：2019-08-09
申请号：CN201610910228.3
申请日：2016-10-20
Applicant: 福州大学
IPC: H03C3/02
Abstract: 本发明涉及一种带自校准的频率调制解调器电路，包括：控制电路、压控电流源、第一电容、放电开关、采样电路、第二电容、迟滞比较器、判断电路、电荷泵和第三电容；控制电路分别与压控电流源、判断电路、采样电路以及放电开关第一端相连；压控电流源还分别与第三电容一端、电荷泵、判断电路、采样电路、第一电容一端以及放电开关第二端相连；第三电容的另一端接地；电荷泵与判断电路相连；放电开关第三端与第一电容另一端相连，并接地；采样电路还经第二电容一端连接至迟滞比较器；第二电容另一端接地。本发明所提出的一种带自校准的频率调制解调器电路能够在载波存在较大的频率偏差时实现调频信号的解调，并具有较低电路功耗。
-
公开(公告)号：CN106656051A
公开(公告)日：2017-05-10
申请号：CN201610910228.3
申请日：2016-10-20
Applicant: 福州大学
IPC: H03C3/02
CPC classification number: H03C3/02 , H03C2200/0041 , H03C2200/0062
Abstract: 本发明涉及一种带自校准的频率调制解调器电路，包括：控制电路、压控电流源、第一电容、放电开关、采样电路、第二电容、迟滞比较器、判断电路、电荷泵和第三电容；控制电路分别与压控电流源、判断电路、采样电路以及放电开关第一端相连；压控电流源还分别与第三电容一端、电荷泵、判断电路、采样电路、第一电容一端以及放电开关第二端相连；第三电容的另一端接地；电荷泵与判断电路相连；放电开关第三端与第一电容另一端相连，并接地；采样电路还经第二电容一端连接至迟滞比较器；第二电容另一端接地。本发明所提出的一种带自校准的频率调制解调器电路能够在载波存在较大的频率偏差时实现调频信号的解调，并具有较低电路功耗。
-
公开(公告)号：CN103929296A
公开(公告)日：2014-07-16
申请号：CN201410160677.1
申请日：2014-04-22
Applicant: 福州大学
IPC: H04L9/06
Abstract: 本发明涉及一种基于ROM型专用密钥的3DES加密方法及其集成电路。所述方法：首先提供一3DES芯片，在芯片内部ROM模块中存放若干组密钥；其次，对所述ROM模块的地址线进行配置；再而，根据上述ROM模块的地址线的配置结果，读取ROM模块中相应存储单元的密钥，并对该密钥进行3DES加密算法，完成3DES加密。本发明的方法及集成电路，可以实现一款芯片量产，能把该款加密芯片销售给不同的客户，并且部分客户的密钥是定制的，独一无二的且不被别的客户所知道，以上措施可以较明显提高芯片销售灵活性和降低了芯片设计成本。
-
公开(公告)号：CN102857197A
公开(公告)日：2013-01-02
申请号：CN201210354473.2
申请日：2012-09-22
Applicant: 福州大学
Inventor： 施隆照
Abstract: 本发明涉及一种提高内置RC振荡器频率精度的校准方法，其特征在于：所述的校准方法应用于主控芯片对接口芯片频率的校准，所述的主控芯片外置有晶体振荡器，所述的接口芯片内置有RC振荡器；该校准方法包括以下步骤：步骤S001：所述主控芯片对所述接口芯片的RC振荡频率或周期进行测量，经该主控芯片计算得到修正值;步骤S002：将所述修正值写入所述的接口芯片中，从而实现对所述的接口芯片的振荡频率的修正。本发明的方法在不增加芯片成本的情况下，对工艺产生的误差进行修正，达到高精度的目的。
-
公开(公告)号：CN104811273B
公开(公告)日：2018-10-30
申请号：CN201510151729.3
申请日：2015-04-02
Applicant: 福州大学
Abstract: 本发明涉及一种高速单总线通信的实现方法,基于SDI信号线进行数据的双向传输，所述SDI信号线连接主机与从机；所述主机通过SDI信号线发送信号，所述从机根据接收到的信号自动适配接收速率与通信的开启与停止，形成SAOW总线主从结构；所述数据的双向传输采用命令帧结构传输数据信息，所述命令帧包括帧头、从机地址、寄存器地址、数据长度、数据、帧尾。本发明可以实现单总线双向通信，且不要求通信双方采用固定的波特率，波特率随时可变，可实用于工作频率不稳的场合。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.042 seconds)
