-
公开(公告)号:CN103715085A
公开(公告)日:2014-04-09
申请号:CN201310745619.0
申请日:2013-12-30
Applicant: 电子科技大学
IPC: H01L21/331
CPC classification number: H01L29/66325
Abstract: 本发明涉及半导体技术,具体的说是涉及一种CSTBT的制造方法。本发明的CSTBT的制造方法的基本工艺先是在P+单晶硅片衬底上依次外延生长N型场截止区2、N-漂移区3;形成正面槽栅MOS工艺后,进行背面减薄;然后主要技术方案是通过硅片背面H+的选择性注入、低温退火,激活与氢相关的施主,形成位于Pbody基区底部的N型CS层。最后加以背面金属化等工艺,形成CSTBT的完整结构。本发明的有益效果为,降低了制造工艺难度,减少了制造成本。本发明尤其适用于CSTBT的制造方法。
-
公开(公告)号:CN103280409A
公开(公告)日:2013-09-04
申请号:CN201310179905.5
申请日:2013-05-15
Applicant: 电子科技大学
IPC: H01L21/337
Abstract: 一种结型场效应晶体管的制作方法,属于半导体器件领域。传统结型场效应晶体管的制作工艺中,栅源隔离氧化层由于作为扩散工艺的掩蔽层,制作过程中会在隔离氧化层里面引入许多杂质以及缺陷,会降低结型场效应晶体管的抗总剂量辐照效应能力。本发明提供的结型场效应晶体管的制造方法,在接触孔刻蚀之前,采用氢氟酸完全刻蚀掉原有的氧化层,然后重新生长氧化层,这样可以保证重新生成的更加致密、缺陷更少的高质量氧化层,从而提高所制造的结型场效应晶体管的抗总剂量辐照效应能力。此外,本发明无需增加掩膜版,而且只需要在刻蚀接触孔前用氢氟酸刻蚀正面全部氧化层、生长高质量新氧化层,简单易行,尽量降低了新增工艺步骤带来的附加成本。
-
公开(公告)号:CN103489907A
公开(公告)日:2014-01-01
申请号:CN201310420417.9
申请日:2013-09-16
Applicant: 电子科技大学
IPC: H01L29/739 , H01L21/331 , H01L29/423
CPC classification number: H01L29/7397 , H01L29/4236
Abstract: 本发明涉及半导体技术,具体的说是涉及一种绝缘栅双极型晶体管。本发明所述的绝缘栅双极型晶体管,采用一个双极型晶体管BJT及一个第二种导电类型的金属-绝缘体-半导体场效应晶体管MISFET组合形成IGBT,在第二种导电类型的MISFET的第二种导电类型的半导体材料上表面上形成了第一种导电类型的体区,在体区中形成了第一种由绝缘材料和半绝缘材料或导体构成的槽栅结构,在体区中还形成了第二种导电类型的半导体作为MISFET的源区;在体区中还形成了第一种导电类型的半导体区,在体区中形成了第二种由绝缘材料和半绝缘材料或导体构成的槽栅结构。本发明的有益效果为,具有低导通压降、快关断的优点。本发明尤其适用于绝缘栅双极型晶体管。
-
公开(公告)号:CN103441125A
公开(公告)日:2013-12-11
申请号:CN201310284264.X
申请日:2013-07-08
Applicant: 电子科技大学
IPC: H01L27/02 , H01L27/082 , H01L21/8222
Abstract: 本发明涉及电子电路及半导体技术,具体的说是涉及一种基于双向晶闸管的浪涌保护电路。本发明所述的一种基于双向晶闸管的浪涌保护电路,其特征在于,包括双向晶闸管、NPN型三极管和PNP型三极管,所述NPN型三极管的发射极和双向晶闸管的P型门连接、基极引出第一电极,所述PNP型三极管的发射极和双向晶闸管的N型门连接、基极引出第二电极,所述双向晶闸管的一端引出第三电极、另一端与NPN型三极管的集电极和PNP型三极管的集电极均接地。本发明的有益效果为,可以实现对单线路的双向可编程浪涌保护,同时可极大的减小芯片面积,从而降低生产成本。本发明尤其适用于浪涌保护电路。
-
公开(公告)号:CN103258848A
公开(公告)日:2013-08-21
申请号:CN201310175984.2
申请日:2013-05-13
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/36 , H01L21/331
Abstract: 一种具有正温度系数发射极镇流电阻(EBR)的IGBT器件,属于功率半导体器件技术领域。常规EBR结构的IGBT器件中,发射极镇流电阻由距离发射极接触区较远的条状N+发射区条构成,其电阻值通常呈现负温度系数,即:温度越高,电阻值越小,IGBT的饱和电流增大,器件短路能力在高温环境下将显著减弱。本发明通过在N+发射区里面深能级受主杂质(包括In、Ti、Co或Ni),使得深能级受主杂质电离后产生的空穴对N型杂质具有一定的补偿作用,以提高增大EBR电阻,这样就实现了正温度系数的发射极镇流电阻,使得IGBT器件随温度升高,发射极镇流电阻增大,提高IGBT的短路和抗闩锁能力。
-
公开(公告)号:CN103489924A
公开(公告)日:2014-01-01
申请号:CN201310421627.X
申请日:2013-09-16
Applicant: 电子科技大学
IPC: H01L29/808 , H01L29/06 , H01L21/337
CPC classification number: H01L29/7832 , H01L29/0649 , H01L29/66901
Abstract: 本发明涉及半导体技术,具体的说是涉及一种低电容JFET器件及其制造方法。本发明所述的低电容JFET器件,包括p型半导体材料衬底、覆盖于衬底表面的n型外延层、外延层中的第一p区及第二p区、外延层中的第一n型半导体区、第二n型半导体区与第二p区之间的氧化层介质槽以及器件表面的金属栅电极、源电极、漏电极。本发明的有益效果为,可以明显降低JFET器件的输入电容从而提升探测器的灵敏度,同时还可以降低JFET器件的泄漏电流。本发明尤其适用于低电容JFET器件。
-
公开(公告)号:CN103441148A
公开(公告)日:2013-12-11
申请号:CN201310350487.1
申请日:2013-08-13
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/872 , H01L29/40
CPC classification number: H01L29/7813 , H01L29/407 , H01L29/41766 , H01L29/42368 , H01L29/7806
Abstract: 一种集成肖特基二极管的槽栅VDMOS器件,属于半导体器件技术领域。本发明在常规槽栅VDMOS器件槽栅结构两侧的漂移区中分别增加一个有肖特基结金属和体电极导电材料构成的附加结构;其中肖特基结金属上与源极金属接触,下与体电极导电材料接触,其余下表面和侧面部分与漂移区相接触形成肖特基结;体电极导电材料的侧面和底面与漂移区之间隔着一层介质层。本发明与具有相同尺寸的传统槽栅VDMOS器件相比可以在相同的击穿电压下,采用更高的漂移区掺杂浓度,因而导通电阻有明显的降低,同时二极管反向恢复特性有明显的改善。
-
公开(公告)号:CN103268888A
公开(公告)日:2013-08-28
申请号:CN201310174856.6
申请日:2013-05-13
Applicant: 电子科技大学
IPC: H01L29/739 , H01L27/06
Abstract: 一种具有发射极镇流电阻(EBR)的IGBT器件,属于功率半导体器件技术领域。常规EBR结构的IGBT器件中,发射极镇流电阻由距离发射极接触区较远的条状N+发射区条构成,其电阻值通常呈现负温度系数,即:温度越高,电阻值越小,IGBT的饱和电流增大,器件短路能力在高温环境下将显著减弱。本发明通过在N+发射区条里面引入具有正温度系数的金属层(如镍铁合金),使得金属层与距离发射极接触区较远的条状N+发射区一起形成具有正温度系数的金属-介质复合电阻,实现发射极镇流电阻的正温度系数效应,使得发射极镇流电阻的阻值器件随工作温度的升高而升高,最终达到器件短路能力随温度升高而趋于增强的效果。
-
公开(公告)号:CN103384063B
公开(公告)日:2016-01-20
申请号:CN201310284263.5
申请日:2013-07-08
Applicant: 电子科技大学
IPC: H02H9/02 , H02H9/04 , H01L27/02 , H01L21/782
Abstract: 本发明涉及电子电路及半导体技术,具体的说是涉及一种可编程浪涌保护电路及其制造方法。本发明所述的一种浪涌保护电路,由2只第一种导电类型的MOSFET、2只第二种导电类型的MOSFET、2只第一种导电类型的门极晶闸管和2只第二种导电类型的门极晶闸管构成,主要是利用MOSFET的漏源电流来控制晶闸管的通断,从而泄放浪涌电流,并提出了制造该浪涌电路的方法。本发明的有益效果为,具有响应速度快(ns级)、承受电压电流冲击能力强的优点,并能同时实现双线双向浪涌保护,还可根据需要调节保护器件对浪涌电压的敏感度。本发明尤其适用于浪涌保护电路。
-
公开(公告)号:CN103489909A
公开(公告)日:2014-01-01
申请号:CN201310422648.3
申请日:2013-09-17
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/336 , H01L21/265
CPC classification number: H01L29/7397 , H01L29/0603 , H01L29/66348
Abstract: 具有空穴复合层的IGBT终端结构及其制备方法,属于功率半导体器件技术领域。所述IGBT终端结构是在常规IGBT终端结构的P型等位环中引入空穴复合层(由注入到P型等位环内的碳离子和氧离子经400~550℃温度条件下的退火处理所形成)。空穴复合层的引入可有效降低等位环处的空穴电流密度,减弱器件关断时的电流集中现象,抑制动态雪崩击穿和热击穿,提高IGBT器件的可靠性。由于空穴复合层的引入仅在器件终端的等位环内部,器件正向导通时漂移区的电导调制效应不受影响,因此正向导通压降不会改变。所述制备方法只要增加一张掩膜版进行碳、氧的离子注入,不会增加过多的附加成本。
-
-
-
-
-
-
-
-
-