-
公开(公告)号：CN118116954A
公开(公告)日：2024-05-31
申请号：CN202410229168.3
申请日：2024-02-29
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/06 , H01L29/20 , H01L29/205 , H01L29/778 , H01L21/335 , H01L21/02
Abstract: 本发明公开了一种基于Ga空位工程调控的GaN HEMT外延结构及制备方法，该外延结构包括：包括衬底层；以及依次层叠在衬底层上的AlN成核层、AlGaN缓冲层、Ga空位工程缓冲层、GaN高阻层、GaN沟道层、AlN插入层、AlGaN势垒层和GaN帽层；其中，Ga空位工程缓冲层为周期性结构或渐变式结构。本发明在原有外延层结构的基础上创新性地引入了Ga空位工程缓冲层，利用Ga空位工程缓冲层的调控功能可以有效提升后续器件的性能和可靠性。
-
公开(公告)号：CN118099279A
公开(公告)日：2024-05-28
申请号：CN202410216090.1
申请日：2024-02-27
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L31/18 , H01L31/109 , H01L31/032 , C23C14/35 , C23C14/08 , C23C14/58 , C23C14/02 , C23C16/40 , C23C16/50 , C23C28/04
Abstract: 本发明涉及一种氧化镓薄膜光电探测器及其制备方法，制备方法包括步骤：S1、提供衬底；S2、采用射频磁控溅射方法在所述衬底上生长氧化镓薄膜层，并在溅射氧化镓薄膜层的过程中对所述衬底施加偏压；S3、对所述氧化镓薄膜层进行退火处理；S4、在所述氧化镓薄膜层上生长二氧化硅图形层；S5、制备叉指电极，使得所述叉指电极的叉指部分交替分布在所述氧化镓薄膜层上，叉指连接部分位于所述二氧化硅图形层上，并对所述叉指电极进行退火以使所述叉指部分和所述氧化镓薄膜层形成欧姆接触，得到氧化镓薄膜光电探测器。该方法解决了现有方法薄膜结晶度不足、器件制备成本较高、暗电流高、响应速度慢等问题。
-
公开(公告)号：CN116525686A
公开(公告)日：2023-08-01
申请号：CN202310171593.7
申请日：2023-02-22
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/861 , H01L29/06 , H01L29/16 , H01L21/329
Abstract: 本发明公开了一种Mesa沟槽终端耦合U型平面结的雪崩型SiC‑TVS器件，包括SiC衬底、SiC外延层、负电极和正电极，SiC衬底的两侧呈对称的台阶状，SiC衬底包括第一上表面、第二上表面和位于第一上表面与第二上表面之间的Mesa侧边，SiC外延层位于第二上表面上，SiC外延层的两侧分别位于第一上表面与第二上表面102之间的侧壁延长线上，SiC外延层包括N‑区、U型平面PN结和P+区，其中，P+区通过离子注入的方式形成在SiC外延层上表面内部，U型平面PN结位于P+区与N‑区之间。本发明通过设计SiC‑TVS器件的两侧呈Mesa沟槽耦合U型平面PN结，有效降低了器件的表面电场，使得雪崩击穿发生在SiC‑TVS器件内部，解决了击穿不稳定的问题，保障了SiC‑TVS的击穿和钳位可靠性。
-
公开(公告)号：CN115802880A
公开(公告)日：2023-03-14
申请号：CN202211574214.0
申请日：2022-12-08
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H10N70/20
Abstract: 本发明涉及一种MXene/NiO2异质结材料忆阻器的制备方法，属于半导体器件制备技术领域，包括以下步骤：首先将六水硝酸镍与乙酰丙酮混合融入乙二醇甲醚溶液中，制备前驱体溶液，再将MAX粉末加入HF溶液中后干燥，分散制成MXene溶液；然后利用等离子氧设备对目标衬底进行表面清洁处理，并旋涂一层APTES增强目标衬底的粘附性；再将前驱体溶液旋转涂覆在目标衬底上，并高温退火；最后利用电子束蒸发设备在MXene‑NiO2复合材料薄膜上沉积金属顶电极。本发明制作的忆阻器使用了三明治结构，结构简单，易于三维集成，单个器件便可以模拟神经突触，实现神经突触的短期记忆功能。
-
公开(公告)号：CN120034149A
公开(公告)日：2025-05-23
申请号：CN202510110710.8
申请日：2025-01-23
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明涉及一种衬底背部多孔结构薄膜腔体声波谐振器及其制备方法，声波谐振器包括：衬底、背部多孔结构、底电极层、压电层、顶电极、钝化层、第一引脚层和第二引脚层，衬底具有由上表面延伸至内部的牺牲凹槽；背部多孔结构由衬底的下表面延伸至牺牲凹槽中；底电极层位于衬底的部分上表面；牺牲凹槽的顶部被底电极层覆盖，形成空腔；压电层位于底电极层的上表面和衬底的上表面；压电层位于底电极层上的一端上设置有引脚槽；顶电极由压电层位于衬底上的一端延伸至引脚槽靠近牺牲凹槽的一侧。该声波谐振器的背部多孔结构制作在衬底的背部，能够通过背部多孔结构对牺牲凹槽中的牺牲层进行腐蚀形成空腔，避免了完全刻蚀衬底，维持了器件的结构强度。
-
Patent Agency Ranking
公开(公告)号：CN119855222A
公开(公告)日：2025-04-18
申请号：CN202411640973.1
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明涉及半导体器件技术领域，本发明公开了一种氮化镓与锗单片异质集成互补反相器及其制备方法。该反相器的最下面为硅衬底层，N沟道晶体管沟道层和N沟道晶体管势垒层之间形成二维电子气，作为N沟道晶体管的导电沟道；P沟道晶体管栅电极控制P沟道晶体管N型锗阱的上表面反型导电沟道的形成。N沟道晶体管栅电极和P沟道晶体管栅电极相连构成互补反相器的输入端；N沟道晶体管漏电极和P沟道晶体管的源电极相连，构成互补反相器的输出端。该反向器采用硅基氮化镓与锗半导体单片异质集成，两种材料分别具有高电子和高空穴迁移率，提高了现有互补反相器的工作速度，工艺兼容性高，可应用于高速大规模数字电路和氮化镓射频、电力电子器件平台。
-
公开(公告)号：CN119789561A
公开(公告)日：2025-04-08
申请号：CN202411731233.9
申请日：2024-11-29
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10F55/00 , H10F77/122 , H10F30/227 , H10F71/00 , H10H20/01 , H10H20/812 , H10H20/815 , H10H20/825
Abstract: 本发明涉及半导体器件及其制造技术领域，且公开了一种氮化镓LED与锗PD单片异质集成结构及其制备方法，氮化镓LED和锗PD并排设置，其各层半导体材料均外延生长于硅衬底层上，氮化镓LED器件结构自下而上包括缓冲层、N型氮化镓层、多量子阱发光层、P型氮化镓层，N型和P型氮化镓层上设有金属电极，锗光电探测器自下而上依次为硅衬底、P型锗层、本征锗层和N型锗层，P型锗层与N型锗层上设金属电极，本发明将硅基氮化镓LED和锗基光电探测器集成在同一硅衬底上，增强了整个系统的集成度，有效的减小了系统的体积，丰富了现有的单一照明系统的功能。
-
公开(公告)号：CN117833848A
公开(公告)日：2024-04-05
申请号：CN202410023372.X
申请日：2024-01-05
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明涉及一种基于电容堆叠的滤波器，包括：输入驱动电路、积分电路和电容堆叠电路；所述输入驱动电路的输入端接入差分输入信号，所述输入驱动电路的差分输出端连接所述积分电路的差分输入端；所述积分电路的差分输出端连接所述电容堆叠电路的差分输入端；所述积分电路还接入共模电压VCM、时钟信号RSTN、时钟信号φ1和时钟信号φ2；所述电容堆叠电路还接入所述共模电压VCM、时钟信号φ3和时钟信号φ4。上述方案以输入驱动电路的方式采集剩余电压，避免了电容直接相连因电容分压造成的误差，并以电容连接共模电压的方式取代接地，减小了电压变化幅度，提高了充放电速度，用电容堆叠电路进行电荷累加，避免了电压相加产生引入的噪声，提高了滤波能力。
-
公开(公告)号：CN115835772A
公开(公告)日：2023-03-21
申请号：CN202211573279.3
申请日：2022-12-08
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明涉及一种MXene与NiO2复合材料忆阻器的制备方法，属于半导体器件制备技术领域，包括以下步骤：首先通过混合法制备MXene‑NiO2水悬浮液；再利用等离子氧设备对目标衬底进行表面清洁处理，并旋涂一层APTES增强目标衬底的粘附性；然后水悬浮液旋转涂覆在目标衬底上，并高温退火；最后利用电子束蒸发设备在MXene‑NiO2复合材料薄膜上沉积金属顶电极。本发明制作的忆阻器是简单的三明治结构，易于三维集成，与CMOS等器件兼容，能够实现电阻阈值转换的功能，并可实现作为人工突触用于神经网络。
-
公开(公告)号：CN118041348A
公开(公告)日：2024-05-14
申请号：CN202410125251.6
申请日：2024-01-29
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明提供了一种改进的基于非等值尾电流的非线性编码的高线性度相位插值电路，包括：共用一组负载电阻的左右两个差分电路结构，每个差分电路结构内部包括多组差分放大器；每个差分电路结构的输入为一组互补时钟信号；每个差分控制对管受控制码控制，以控制对应的差分放大器或尾电流源导通或关闭，进而插值出相位范围内的离散时钟；所有尾电流源的尾电流局部呈线性，全局呈非线性；控制码的位数与插值个数非线性相关。本发明通过改进两个差分电路结构，从而减少了输入时钟相数，只需要输入四相时钟，就可以达到很高的线性度；并且改进了控制尾电流的编码方式，从而减轻了使用二进制编码在实际电路当中容易发生竞争和冒险所产生的毛刺问题。
-
-
-
-
-
-
-
-
-
Search Results
503
records
(took 0.032 seconds)
