-
公开(公告)号：CN111599859A
公开(公告)日：2020-08-28
申请号：CN201910130201.6
申请日：2019-02-21
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/74 , H01L21/332
Abstract: 本发明公开了一种具有过压保护功能的晶闸管及制造方法，晶闸管包括：依次设置的由第一导电类型半导体材料制成的第一导电层、由第二导电类型半导体材料制成的衬底层和由第一导电类型半导体材料制成的第二导电层；在第一导电层的远离衬底层的一面上设置的阳极金属电极；在第二导电层内间隔设置的由第二导电类型半导体材料制成的发射极区；及在第二导电层上对应发射极区分别设置的浮空金属电极和阴极金属电极，衬底层向第二导电层的方向延伸将第二导电层分隔成两个第二导电区，两个第二导电区内均设置发射极区；两个第二导电区均包括基部和沿基部朝向另一第二导电区延伸的延伸部。本发明的结构简单，能够与IGBT模块并联后保护IGBT模块不被过电压损坏。
-
公开(公告)号：CN111129129A
公开(公告)日：2020-05-08
申请号：CN201811274977.7
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明提出了一种解决了沟槽栅IGBT在低感应用环境下栅阻对开通di/dt控制有限的问题的陪栅浮空型沟槽栅IGBT芯片，包括若干个相互并联的元胞，每个所述元胞包括依次排列的第一沟槽真栅、第二沟槽真栅及一个或多个沟槽陪栅，各沟槽真栅与栅极区相连，其特征在于，所述沟槽陪栅浮空设置，本发明的陪栅浮空型沟槽栅IGBT芯片解决了沟槽栅IGBT在低感应用环境下栅阻对开通di/dt控制有限的问题，实现了栅极电阻对IGBT开通速度(di/dt)的有效的调控,并优化了开通速度di/dt和开通损耗两者间的权衡关系。在不增加di/dt的情况下开通损耗也能得到有效的控制。
-
公开(公告)号：CN108682688A
公开(公告)日：2018-10-19
申请号：CN201810148909.X
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种具有三维沟道的复合栅IGBT芯片，包括有多个元胞，元胞包括：位于元胞的中间区域的沟槽多晶硅栅电极；包围沟槽多晶硅栅电极的第一氧化层；通过向元胞在沟槽的两侧区域注入P型杂质而形成的P阱区；通过向P阱区在沟槽的两侧区域分别注入杂质而形成的掺杂区域，其中所述掺杂区域的宽度小于P阱区的宽度，掺杂区域包括N++掺杂区和P++掺杂区；位于元胞在掺杂区域的两侧区域上的第二氧化层，第二氧化层用以覆盖两个P阱区的两侧区域的表面、P阱区未设置掺杂区域的表面和部分掺杂区域；在第二氧化层上形成的平面多晶硅栅电极；覆盖平面多晶硅栅电极的第三氧化层。本发明可提升IGBT芯片的电流密度，以降低其导通压降。
-
公开(公告)号：CN108598160A
公开(公告)日：2018-09-28
申请号：CN201810148664.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片，包括若干复合栅单元，每一所述复合栅单元包括栅极区和位于所述栅极区两侧的有源区，其中，所述栅极区包括：在所述栅极区的指定位置向下刻蚀而成的至少一个沟槽，所述沟槽内设置有沟槽栅极；位于所述栅极区的表面上的平面栅极，所述平面栅极与沟槽栅极相连。所述有源区包括分别位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，沟槽栅有源区和平面栅有源区均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。采用本发明可以大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
-
公开(公告)号：CN108428740A
公开(公告)日：2018-08-21
申请号：CN201810148858.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片，包括形成于晶圆基片上的若干复合栅单元，复合栅单元包括栅极区和有源区，栅极区包括第一沟槽栅极、第二沟槽栅极和平面栅极，平面栅极与第一沟槽栅极相连，第二沟槽栅极悬空、接地或与平面栅极相连；有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区，其均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。本发明可实现平面栅极和第一沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过平面栅极和第一沟槽栅极之间的第二沟槽栅极有效屏蔽平面栅极和第一沟槽栅极二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，降低开关损耗。
-
Patent Agency Ranking
公开(公告)号：CN111735549A
公开(公告)日：2020-10-02
申请号：CN201910228653.8
申请日：2019-03-25
Applicant: 株洲中车时代电气股份有限公司
IPC: G01K1/14 , H01L27/07 , H01L21/8249
Abstract: 本申请公开了一种集成于IGBT芯片的温度传感器、IGBT芯片及其制造方法，在IGBT芯片的多晶硅沟槽栅中通过掺杂的方式形成多晶硅二极管，利用测量多晶硅二极管的正向压降来监测芯片的温度变化，并且沟槽栅和IGBT芯片之间设置有栅氧化层，栅氧化层108将多晶硅层101和IGBT芯片的元胞区完全隔离，且温度传感器设置于芯片的陪区(dummy)，避免了温度传感器与IGBT元胞区在工作状态下的相互干扰，因此大大简化了二者之间的隔离设计。同时，通过将二极管内建在IGBT芯片的沟槽内部，避免了对芯片表面平整度的影响，可以实现芯片表面低线宽的光刻技术，有利于芯片元胞区致密化设计。
-
公开(公告)号：CN108428740B
公开(公告)日：2020-09-04
申请号：CN201810148858.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片，包括形成于晶圆基片上的若干复合栅单元，复合栅单元包括栅极区和有源区，栅极区包括第一沟槽栅极、第二沟槽栅极和平面栅极，平面栅极与第一沟槽栅极相连，第二沟槽栅极悬空、接地或与平面栅极相连；有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区，其均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。本发明可实现平面栅极和第一沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过平面栅极和第一沟槽栅极之间的第二沟槽栅极有效屏蔽平面栅极和第一沟槽栅极二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，降低开关损耗。
-
公开(公告)号：CN108538910B
公开(公告)日：2020-08-14
申请号：CN201810149376.7
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在晶圆基片上的若干个依次排列的元胞，元胞包括两个轴对称的复合栅单元；复合栅单元包括设置于晶圆基片上的源极区和栅极区，栅极区包括设置于源极区两侧的平面栅极区和沟槽栅极区；沟槽栅极区包括沟槽栅和辅助子区。本发明提供的具有复合栅的IGBT芯片，通过将平面栅极和沟槽栅极复合于同一元胞，从而大幅度提升芯片密度并保留沟槽栅低通耗，高电流密度和平面栅宽安全工作区的特性。
-
公开(公告)号：CN108682624A
公开(公告)日：2018-10-19
申请号：CN201810149628.6
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/28 , H01L21/331 , H01L29/423 , H01L29/739 , H01L29/06
Abstract: 本发明公开了一种具有复合栅的IGBT芯片制作方法，包括：在晶圆基片上形成第一氧化层；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的晶圆基片进行刻蚀，形成沟槽；然后再刻蚀去除第一氧化层，并在晶圆基片表面和在沟槽内表面形成第二氧化层；在沟槽内填充多晶硅，并在第二氧化层上形成多晶硅层，沟槽内的多晶硅与多晶硅层相连为一体形成多晶硅体；对多晶硅层上的第三预设位置进行刻蚀，使得多晶硅体分成平面栅极和带辅助栅的沟槽栅极。本发明方法制作出的具有复合栅的IGBT芯片，既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。
-
公开(公告)号：CN108831832B
公开(公告)日：2020-08-14
申请号：CN201810426659.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/739 , H01L29/423
Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；将N型杂质注入到晶圆基片中，并使其扩散第一结深形成N阱；将P型杂质注入到N阱中，并使其扩散第二结深形成P阱；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀，形成沟槽；去除剩余的第一氧化层，并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层；刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层，并在对应的位置形成第二厚度的第三氧化层；在沟槽内填充多晶硅，形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.034 seconds)
