数据处理装置
    13.
    发明公开

    公开(公告)号:CN101192139A

    公开(公告)日:2008-06-04

    申请号:CN200710162418.2

    申请日:2007-09-29

    CPC classification number: G06F9/3851 G06F9/328

    Abstract: 在具有存放多个命令列的主存储装置和执行主存储装置传输的命令列的处理器的数据处理装置中,处理器具备:命令RAM,该命令RAM存放被主存储装置传输的命令列;配置地址设定部,该配置地址设定部设定命令RAM的存储器空间上的配置地址;命令取出控制部,该命令取出控制部根据配置地址设定部设定的配置地址,判定命令取出存取的存取对象空间,按照判定结果,对于主存储装置及命令RAM中的某一个进行存取。上述配置地址设定部,设定配置地址,以便使被命令RAM存放的命令列的存储器空间上的配置地址,不与其它的命令列的命令RAM上的配置地址重复。

    可变流水线级数的数据处理装置

    公开(公告)号:CN1607499A

    公开(公告)日:2005-04-20

    申请号:CN200410097475.3

    申请日:1997-03-29

    CPC classification number: G06F9/3867

    Abstract: 数据处理装置设置有对指令进行流水线处理的处理装置和切换处理装置的流水线级数的切换装置;流水线处理的流水线级数可变为n级比n大的m级,流水线处理是以n级或m级中某一级数对指令作流水线处理;切换装置在指定为处于第1动作环境情况下使处理装置按n级执行,在指定为处于第2动作环境情况下使处理装置按m级执行。根据提供给数据处理装置的动作时钟的频率和电源电压之任一种区分处于所述第1还是第2动作环境。从而,能够提供一种根据用途无论是在使用高速时钟还是使用低速时钟都能发挥良好的处理能力的成本性能优越的数据处理装置。

    用小规模硬件灵活应付多个中断处理的中断控制装置

    公开(公告)号:CN1095121C

    公开(公告)日:2002-11-27

    申请号:CN96108433.2

    申请日:1996-05-11

    CPC classification number: G06F13/24

    Abstract: 中断控制装置具备将与中断请求信号各中断级对应的多个中断处理程序存储于地址连续区域的程序存储器、为各中断级保持中断处理程序的开始地址可改写的开始地址保持器、为各从多个i/o输入的中断信号保持中断级可改写的等级保持器、当一个以上中断信号成为有效时,接收最高中断级的中断信号输出中断请求信号的中断接收器、当输出中断请求信号时,从开始地址保持器取出与中断级对应的开始地址,按程序计数器设定分支控制的控制器。

    可变流水线级数的数据处理装置

    公开(公告)号:CN1170906A

    公开(公告)日:1998-01-21

    申请号:CN97109602.3

    申请日:1997-03-29

    CPC classification number: G06F9/3867

    Abstract: 数据处理装置设置有对指令进行流水线处理的处理装置和切换处理装置的流水线级数的切换装置;流水线处理的流水线级数可变为n级和更大的m级,流水线处理是以其中某一级数对指令作流水线处理;切换装置在指定为处于第1动作环境情况下使处理装置按n级执行,在指定为处于第2动作环境情况下使处理装置按m级执行。根据提供给数据处理装置的动作时钟的频率和电源电压之任一种区分处于第1还是第2动作环境。

    调试器装置及调试方法
    20.
    发明公开

    公开(公告)号:CN1581117A

    公开(公告)日:2005-02-16

    申请号:CN200410055910.6

    申请日:2004-08-03

    CPC classification number: G06F11/3636 G06F11/3652

    Abstract: 根据本实施例的一种调试器装置,包括主机、CPU、用于存储指令的多个E-存储器单元(仿真存储器单元)以及执行监督单元。主机跟踪要被存储在E-存储器单元的指令,并以指令序列的形式传送跟踪结果。执行监督单元与CPU、E-存储器单元和主机相连。执行监督单元将从主机传送过来的指令序列单独写入多个E-存储器单元中,按照CPU的指令地址,从多个E-存储器单元之一读取指令序列,从而向CPU传送指令序列,并在CPU的指令地址不相关时,向主机输出指令重写命令。

Patent Agency Ranking