-
公开(公告)号：CN1384376A
公开(公告)日：2002-12-11
申请号：CN02105003.1
申请日：2002-02-10
Applicant: 富士施乐株式会社
Inventor： 山田秀则 , 舟田雅夫 , 上村健 , 冈田纯二 , 经塚信也 , 逆井一宏 , 浜田勉 , 小关忍 , 高梨纪 , 三浦昌明 , 新津岳洋 , 马场智夫 , 久田将司 , 小林健一
CPC classification number: G02B6/42 , G02B6/2808 , G02B6/2817 , G02B6/3807 , G02B6/43
Abstract: 一个第一光波导36和一个第二光波导40分别连接到平面光波导32的两侧。第一和第二光波导36,40的另一端36b,40b延伸到光布线电路板18的一个上表面20。一个电布线电路14连接到第一和第二光波导36,40的另一端36b,40b,形成一个光布线电路16。多个光布线电路16互相重叠以形成一个光布线电路分层体12。该电布线电路14可以从光布线电路板18的一个表面连接,从而使其连接更容易。
-
公开(公告)号：CN102571268B
公开(公告)日：2017-04-12
申请号：CN201110166126.2
申请日：2011-06-16
Applicant: 富士施乐株式会社
IPC: H04L1/00
CPC classification number: H04L1/0061 , H04L1/0047
Abstract: 本发明提供了接收设备和数据传输设备。根据本发明的一个方面，接收设备包括：接收单元、逆变换单元和提取单元。接收单元接收通过基于预定的第一规则对包括多个位的发送数据和包括用于检测发送数据的差错的差错检测码的数据进行转换所生成的转换数据。逆变换单元基于预定的第二规则对由接收单元接收的转换数据以及通过对所接收的转换数据的部分位进行反转所生成的反转数据进行逆变换，来生成多个逆变换数据。提取单元从多个逆变换数据中提取在基于差错检测码的差错检测中未检测到差错的逆变换数据。
-
公开(公告)号：CN103297185A
公开(公告)日：2013-09-11
申请号：CN201210377833.0
申请日：2012-10-08
Applicant: 富士施乐株式会社
Inventor： 浜田勉
IPC: H04L1/00
CPC classification number: H04L1/0079 , H04L1/0061
Abstract: 本发明提供了发送和接收系统及方法。所述发送和接收系统包括第一收发设备和第二收发设备。第一收发设备包括生成单元和发送单元。生成单元通过将数据包识别信息附加到其上附加有差错检测码的发送数据来生成用于发送的数据包，并且使用一个代码作为数据包识别信息，该代码能够检测到在用于发送的数据包的传输期间的传输所引起的一位差错。所述发送单元对用于发送的数据包的位数进行变换并且发送经过变换的用于发送的数据包。第二收发设备包括接收单元和校正单元。接收单元对发送的数据包执行位数的逆变换。校正单元检测经过逆变换的数据包的数据包识别信息中的一位差错并且校正该差错。
-
公开(公告)号：CN101377729B
公开(公告)日：2012-02-15
申请号：CN200810088522.6
申请日：2008-03-27
Applicant: 富士施乐株式会社
CPC classification number: H04L12/437
Abstract: 本发明公开了一种数据处理系统和存储装置，该存储装置包括：存储器，其存储数据；存储器控制器，其对从所述存储器读取数据以及将数据写入所述存储器进行控制；以及主机控制器。该主机控制器经由传输线路将数据发送到主机以及从主机接收数据。该主机控制器经由光传输线路将数据发送到(i)所述存储器控制器和(ii)至少一个其它存储装置的存储器控制器以及从(i)所述存储器控制器和(ii)至少一个其它存储装置的存储器控制器接收数据。
-
公开(公告)号：CN1394099A
公开(公告)日：2003-01-29
申请号：CN02104724.3
申请日：2002-02-09
Applicant: 富士施乐株式会社
Inventor： 马场智夫 , 舟田雅夫 , 上村健 , 山田秀则 , 冈田纯二 , 经塚信也 , 逆井一宏 , 浜田勉 , 小关忍 , 高梨纪 , 三浦昌明 , 新津岳洋 , 久田将司 , 小林健一 , 远岛昭
IPC: H04Q7/30
CPC classification number: H04B10/25755
Abstract: 本发明提供一种可减少移动通信系统基站中的信号处理单元和无线信号发送/接收单元之间的布线数量的无线通信设备，具有一个光总线(30)，光学地连接一个信号处理部分(22)的每一个电路板和一个发送/接收部分(40)的每一个电路板，用于以一个无阻塞状态把由该信号处理部分(22)的每一个电路板输出到该光总线(30)的一个光信号发送到该发送/接收部分(40)的每一个电路板。相对应，该光总线(30)以一个无阻塞状态把由该发送/接收部分(40)的每一电路板输出到该光总线(30)的一个光信号传输到信号处理部分(22)的每一个电路板。
-
Patent Agency Ranking
公开(公告)号：CN107040333B
公开(公告)日：2021-04-13
申请号：CN201610811272.9
申请日：2016-09-08
Applicant: 富士施乐株式会社
Inventor： 浜田勉
IPC: H04L1/00
Abstract: 本发明公开了解码装置、信息传输系统和解码方法，解码装置接收通过根据多项式xa+xb+1进行加扰而获得的传输数据。解码装置包括：接收单元，接收通过对传输数据和已添加到传输数据中的N+3位错误校正码进行加扰而获得的数据，传输数据位于与2N或更少位对应的块中，N+3位错误校正码根据N+3次循环码生成器多项式来计算；检错单元，根据(2(N+3)‑1)种类型的伴随式并基于指示预先互相关联的伴随式和位错误位置的表格，依据与基于来自解扰数据的错误校正码来计算的(2(N+3)‑1)种类型的伴随式对应的错误模式的任一种，对解扰数据中的位错误位置进行计算；校正单元，对检错单元计算出的错误位置上的解扰数据进行校正。
-
公开(公告)号：CN106210749B
公开(公告)日：2019-04-19
申请号：CN201510312553.5
申请日：2015-06-09
Applicant: 富士施乐株式会社
IPC: H04N19/89 , H04N19/166
Abstract: 本发明提供了解码设备、信息传输系统和解码方法。所述解码设备包括：接收单元，其接收数据，该数据的位数被转换且被编码以使第一码的出现频率和第二码的出现频率之间的比率处在预定范围内，并且该数据附有误差校正码，该误差校正码包括用于计算编码数据的误差位置的冗余位和编码数据的奇偶校验位；以及检测单元，当与误差位置相对应的校正子的值为第一预定值且在解码中发生误差时，或者当校正子的值不是第一值且奇偶校验位的值是第二预定值且在解码中发生误差时，该检测单元检测到在数据中存在奇数位误差。
-
公开(公告)号：CN107181563A
公开(公告)日：2017-09-19
申请号：CN201610811365.1
申请日：2016-09-08
Applicant: 富士施乐株式会社
Inventor： 浜田勉
IPC: H04L1/00
CPC classification number: H03M13/1575 , H03M13/15 , H03M13/31 , H04L1/0047 , H04L1/0061 , H04L1/0079 , H04L1/0082 , H04L1/0085
Abstract: 本发明公开了一种解码装置、信息传输系统和解码方法，所述解码装置接收通过根据多项式xa+xb+1进行加扰而获得的传输数据。解码装置包括：接收单元，接收通过对块进行加扰而获得的数据，在块中已向(n‑8)位(其中n
-
公开(公告)号：CN101377729A
公开(公告)日：2009-03-04
申请号：CN200810088522.6
申请日：2008-03-27
Applicant: 富士施乐株式会社
CPC classification number: H04L12/437
Abstract: 本发明公开了一种数据处理系统和存储装置，该存储装置包括：存储器，其存储数据；存储器控制器，其对从所述存储器读取数据以及将数据写入所述存储器进行控制；以及主机控制器。该主机控制器经由传输线路将数据发送到主机以及从主机接收数据。该主机控制器经由光传输线路将数据发送到(i)所述存储器控制器和(ii)至少一个其它存储装置的存储器控制器以及从(i)所述存储器控制器和(ii)至少一个其它存储装置的存储器控制器接收数据。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.029 seconds)
