运算系统及芯片
    18.
    发明公开

    公开(公告)号:CN108647007A

    公开(公告)日:2018-10-12

    申请号:CN201810400084.6

    申请日:2018-04-28

    Abstract: 本发明提供了一种运算系统及芯片,该系统包括读写控制模块、算式规则控制器、排序器、算式生成器和调度算粒模块:算式规则控制器从预先加载的配置信息中获取运算数据的存储地址和运算符号;算式生成器根据存储地址,从读写控制模块中读取运算数据;调度算粒模块调取运算符号对应的运算器,对运算数据进行运算,将运算结果保存至读写控制模块;排序器对运算结果的存储地址进行排序和计数,得到计数结果;算式规则控制器根据计数结果确定下一个运算数据的存储地址。本发明通过配置信息可以在系统架构不变的情况下实时重构算法功能,提高了运算系统的灵活性和资源复用率;通过算粒调度的方式实现运算指令的并行执行,提高了系统的计算能力。

    双协议复用芯片和双协议复用方法

    公开(公告)号:CN108521430A

    公开(公告)日:2018-09-11

    申请号:CN201810375600.4

    申请日:2018-04-24

    Abstract: 本发明提供了一种双协议复用芯片和双协议复用方法,属于网络通信技术领域。其中,双协议复用芯片包括:支持16G Fiber Channel PCS协议的第一编码模块,支持10.3125G Serial RapidIO PCS协议的第二编码模块,分别与第一编码模块和第二编码模块连接的编码选择模块,支持16G Fiber Channel PCS协议的第一解码模块,支持10.3125G Serial RapidIO PCS协议的第二解码模块,分别与第一解码模块和第二解码模块连接的解码选择模块,编码选择模块接第一使能信号线,解码选择模块接第二使能信号线。本发明实施例提供的双协议复用芯片和双协议复用方法,能够在同一架构下,实现按照16G Fiber Channel PCS协议和10.3125G Serial RapidIO PCS协议封装的数据的传输,节省了大量逻辑资源,减少了芯片的使用成本。

Patent Agency Ranking