-
公开(公告)号：CN101055606A
公开(公告)日：2007-10-17
申请号：CN200710041502.9
申请日：2007-05-31
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种多时钟系统的集成电路平面布局规划方法。本发明基于序列对的表示法和模拟退火算法以及线性规划算法，提出了考虑多时钟区域间相互连接关系的平面布局方法。本方法在保持具有相同时钟模块临近的基础上，实现了不同的时钟区域之间存在连接关系的模块在最终布局中保持临近的约束条件，更加接近实际集成电路设计的要求，可广泛应用于集成电路计算机辅助设计中。
Search Results
11
records
(took 0.014 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
