-
公开(公告)号：CN113972205A
公开(公告)日：2022-01-25
申请号：CN202111250092.5
申请日：2021-10-26
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/768 , H01L23/535
Abstract: 本发明提供了一种半导体器件结构、形成方法及半导体器件，该半导体器件结构的形成方法包括：提供衬底；在所述衬底上形成K层沟道材料与K+1层沟道隔离材料交替堆叠的第一鳍型结构；在所述第一鳍型结构底部的第一层沟道材料上形成1_1场效应晶体管的源区和漏区；形成与所述1_1场效应晶体管的源区或漏区相接触的1_1金属互连线；在所述鳍型结构底部的第二层沟道材料上形成1_2场效应晶体管的源区和漏区；形成与所述1_2场效应晶体管的源区或漏区相接触的1_2金属互连线。按需重复执行上述过程，并制备栅极介质层和金属层，最终形成第一堆叠半导体器件结构。本发明通过在堆叠半导体器件结构的结构制备过程中穿插金属互连线的制备，达到增加电路集成度的目的。
-
公开(公告)号：CN113035812A
公开(公告)日：2021-06-25
申请号：CN202110243407.7
申请日：2021-03-05
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/48 , H01L23/522 , H01L21/48
Abstract: 本发明提供了一种三维集成结构,包括：衬底，具有第一连接端和第二连接端；第一纳米电容；第二纳米电容；以及导电组件。本发明通过将导电组件设置成包括用于电连接所述第一底部金属凸部和所述第一连接端的第一底部连接件、用于电连接所述第一连接端和所述第二底部金属凸部的第二底部连接件、用于电连接所述第一顶部金属凸部和所述第二连接端的第一顶部连接件以及用于电连接所述第二连接端和所述第二顶部金属凸部的第二顶部连接件，从而使第一纳米电容和第二纳米电容并联设置，减少了电容所占集成结构的表面积，同时增大了电容密度，提高了电容的整体性能。另外，本发明还提供了一种三维集成结构的制造方法。
-
公开(公告)号：CN113035810A
公开(公告)日：2021-06-25
申请号：CN202110241338.6
申请日：2021-03-04
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了一种硅通孔结构，包括硅衬底间隔设有若干通孔；隔离介质，设于硅衬底的上表面、硅衬底的下表面和若干通孔的内侧面；扩散阻挡层，位于若干通孔内，扩散阻挡层设于所述隔离介质；第一籽晶层，设于所述扩散阻挡层；导电层，设于所述第一籽晶层；所述隔离介质、所述扩散阻挡层、所述第一籽晶层和所述导电层依次层叠将若干所述通孔填充，相邻的若干所述通孔之间开设有上下贯通的中空部，由于若干个硅通孔结构是相互并联连接的，所以当一个硅通孔结构出现损坏时，仍然可实现电连接，从而增加了硅通孔结构的可靠性，更优的，相邻的通孔之间开设有上下贯通的中空部，有利于硅通孔结构的散热。另外，本发明还提供了封装结构及其制造方法。
-
公开(公告)号：CN112908998A
公开(公告)日：2021-06-04
申请号：CN202110320039.1
申请日：2021-03-25
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供了一种半浮栅存储器的制造方法，包括：提供第一掺杂类型的衬底；在所述衬底上生成与所述衬底导电类型相反的第一半导体和第二半导体；同时生成隧穿层和阻挡层，其中所述隧穿层设于所述衬底与所述第一半导体平行邻接，所述第二半导体覆盖所述隧穿层和所述第一半导体，所述阻挡层覆盖所述第二半导体，隧穿层和阻挡层同时生成，减少工艺步骤，降低工艺复杂度，大大提高了生产效率。另外，当第一半导体与衬底构成二极管结构导通时，加快数据的写入，实现了数据的快速存储功能，并且由于二极管结构和隧穿层，使数据的保存时间大大提高。另外，本发明还公开了一种半浮栅存储器。
-
公开(公告)号：CN112908991A
公开(公告)日：2021-06-04
申请号：CN202110106352.5
申请日：2021-01-26
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明提供了一种三维集成结构。包括第一纳米电容、第二纳米电容和导电件；通过在硅衬底上制备第一纳米电容，保证了集成结构的强度，并且第一隔离介质将第一底部金属电极层和硅衬底分隔开，避免了第一纳米电容可能存在短路情况，保证了第一纳米电容的可靠性，第二纳米电容采用绝缘衬底制成，由于自身的绝缘属性，第二底部金属电极层可直接设置在绝缘衬底，减少了加工工艺，并且第二底部金属电极层通过第一连接孔与第一底部金属电极层直接连接，使加工工艺更加简单，缩短了制备集成结构的时间。另外，本发明还提供了三维集成结构的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN112670285A
公开(公告)日：2021-04-16
申请号：CN202011527835.4
申请日：2020-12-22
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明提供了一种三维集成结构,包括：衬底，具有第一沉积空间，所述第一沉积空间依次沉积有第一隔离介质、第一底部金属电极层、第一绝缘介质和第一顶部金属电极层，形成第一纳米电容；交替层，设置于所述第一顶部金属电极层，所述交替层具有第二沉积空间，所述第二沉积空间依次沉积有第二底部金属电极层、第二绝缘介质和第二顶部金属电极层，形成第二纳米电容；以及导电组件。本发明通过导电组件使所述第一底部金属电极层和所述第二底部金属电极层电连接，使所述第一顶部金属电极层和所述第二顶部金属电极层电连接，从而实现了第一纳米电容和第二纳米电容并联，提高了纳米电容密度。另外，本发明还提供了一种三维集成结构的制备方法。
-
公开(公告)号：CN112466842A
公开(公告)日：2021-03-09
申请号：CN202011329697.9
申请日：2020-11-24
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供了一种多功能TSV结构及其制备方法，所述多功能TSV结构包括：复合衬底，所述复合衬底内部设置有上下导通的通孔，所述复合衬底包括衬底层，所述衬底层顶部设置有多个复合层，所述复合层包括锗硅材料层和硅材料层；沟槽，所述沟槽设置在所述通孔内壁；电容器，所述电容器设置在所述沟槽外壁，且所述电容器将所述通孔完全填充；铜互连，所述铜互连设置在所述通孔内部并贯穿所述复合衬底，且所述铜互连设置在所述电容器外壁，本发明的TSV结构不仅可以用于快速连接芯片，而且具有高密度的电容器，可作为能量存储器件使用，有效提高了TSV结构的性能。
-
公开(公告)号：CN112151537A
公开(公告)日：2020-12-29
申请号：CN202010944423.4
申请日：2020-09-10
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明公开了一种高能量密度纳米电容三维集成结构及其制备方法。通过在硅片表面刻蚀出硅纳米结构并制备第一纳米电容，然后在第一纳米电容表面形成纳米线结构并制备第二纳米电容，将两个纳米电容并联连接，可以显著增大电容密度和能量密度，增强纳米电容的电学可靠性并且有利于纳米电容器件尺寸缩小。
-
公开(公告)号：CN112151503A
公开(公告)日：2020-12-29
申请号：CN202010825082.9
申请日：2020-08-17
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/528 , H01L23/532 , H01L23/367 , H01L23/373 , H01L21/768
Abstract: 本发明公开一种石墨烯/铜复合互连结构及其制造方法。该石墨烯/铜复合互连结构包括：底部沟槽，形成在绝缘介质(200)内，内部填充底层铜互连线(201)；通孔，贯穿第一刻蚀终止层(202)和第一绝缘介质层(203)所构成的第一介质叠层，通孔内填充有石墨烯(204)；顶部沟槽，贯穿第二刻蚀终止层(205)和第二绝缘介质层(206)所构成的第二介质叠层，内部填充有顶层铜互连线；介质覆盖层(210)，覆盖上述结构的上表面，其中，所述石墨烯(204)的上下表面分别与顶层铜互连线和底层铜互连线(201)相接触。本发明通过石墨烯连通各层金属连线，能够有效降低电阻率，提高散热性能。
-
公开(公告)号：CN112038285A
公开(公告)日：2020-12-04
申请号：CN202010628729.9
申请日：2020-07-01
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/768 , H01L21/3065
Abstract: 本发明公开了一种用于三维封装的Si/SiGe通孔有源转接板的制备方法。通过在硅衬底上外延SiGe/Si/SiGe叠层，随后选择性去除第一层SiGe材料，从而Si材料/第二层SiGe材料与底部硅衬底分离，Si材料/第二层SiGe材料作为制备有源转接板的基底，工艺简单，无需损坏硅衬底，有效降低了生产成本。并且，由于SiGe中的载流子迁移率要比Si中的载流子迁移率高，所以在SiGe表面制备有源器件可以获得具有较高工作速度的器件。
-
-
-
-
-
-
-
-
-
Search Results
167
records
(took 0.023 seconds)
