固态存储器件内的数据管理

    公开(公告)号:CN102656567A

    公开(公告)日:2012-09-05

    申请号:CN201080056683.2

    申请日:2010-12-16

    CPC classification number: G06F11/108 G06F11/1008 G06F11/1068 H03M13/05

    Abstract: 提供了用于控制固态存储器件(5)的方法和装置,其中固态存储器(6)包括可擦除块,每个块包括多个数据写入位置。将输入数据存储在连续的多组数据写入位置中,每个组包括位于所述固态存储器(6)的多个逻辑子区中的每个子区内的一组可擦除块中的写入位置。在所述输入数据内编入错误校正码,使得每个组包含该组内的输入数据的错误校正码。在存储器(13)中维护指示输入数据在所述固态存储器(6)中的位置的元数据。还维护存储在每个数据写入位置内的数据的有效性的指示。在擦除块之前,从包含该块中的写入位置的一个或每个所述组恢复有效输入数据。所恢复的数据接着被重新存储为新输入数据。

    用于LDPC码的解码的方法和系统

    公开(公告)号:CN102893529B

    公开(公告)日:2016-03-30

    申请号:CN201180024635.X

    申请日:2011-05-25

    Abstract: 提供了一种用于对通过LDPC码编码的位序列进行解码的方法。所述方法包括提供包括第一状态和第二状态的位状态集合,以及包括第一条件和第二条件的用于更改位状态的条件集合。所述第一条件和所述第二条件不同。所述方法包括读取所述序列的每个位的值、根据所读取的值将每个位关联到所述集合的相应状态、确定满足评估的条件,以及作为满足所述条件的结果而更改目标位的状态。所述方法然后可以根据目标位的状态设置所述序列的所述目标位的值。与传统的位翻转算法相比,此类方法为用于对通过LDPC码编码的位序列进行解码的解决方案提供更好的性能,且只是略微增加了复杂性。

    闪速存储器控制器及其操作方法

    公开(公告)号:CN102652313B

    公开(公告)日:2015-04-15

    申请号:CN201080056012.6

    申请日:2010-12-09

    CPC classification number: G06F13/1668 G06F9/3004 G11C7/1042

    Abstract: 闪速存储器控制器通过第一闪速存储器接口耦合到第一闪速存储器封装,并且通过第一闪速存储器接口耦合到第二闪速存储器封装。闪速存储器控制器设计为接收与第一闪速存储器封装有关的第一指令,并且执行取决于该第一指令的第一处理。闪速存储器控制器进一步设计为接收与第二闪速存储器封装有关的第二指令,并且执行取决于该第二指令的第二处理。闪速存储器控制器进一步适用于将该第一处理划分为至少两个第一子步骤,并且适用于将该第二处理划分为至少两个第二子步骤。闪速存储器控制器进一步适用于执行第一和第二子步骤,并且适用交叉于第一和第二子步骤的执行。

Patent Agency Ranking