一种众核环境下视频编解码动态多分辨率自适应并行方法

    公开(公告)号:CN102025990B

    公开(公告)日:2013-11-27

    申请号:CN201010536468.4

    申请日:2010-11-04

    Abstract: 本发明提供了一种众核环境下视频编解码动态多分辨率自适应的并行方法。分析系统任务属性配置表,决定是从任务列表中取新计算任务还是参与某发起者的大分辨率视频的解码;若取新计算任务,则解析码流格式和分辨率,确定是否对新计算任务发起多核并行解码;如果需要多核并行解码,修改系统任务属性配置表,发布并行需求;若参与某发起者的大分辨率视频解码计算,则登记本核心信息,修改系统任务属性配置表;发起者管理参与本路并行解码的各个核心,进行解码任务分发,在解码完毕后恢复现场。本发明可以动态的根据系统中的码流格式和分辨率分布来调整各个核心的运行任务,从而对于不同码流格式和不同分辨率的都能获得充分的解码计算资源,保证系统的质量和性能。

    一种众核环境下视频编解码动态多分辨率自适应并行方法

    公开(公告)号:CN102025990A

    公开(公告)日:2011-04-20

    申请号:CN201010536468.4

    申请日:2010-11-04

    Abstract: 本发明提供了一种众核环境下视频编解码动态多分辨率自适应的并行方法。分析系统任务属性配置表,决定是从任务列表中取新计算任务还是参与某发起者的大分辨率视频的解码;若取新计算任务,则解析码流格式和分辨率,确定是否对新计算任务发起多核并行解码;如果需要多核并行解码,修改系统任务属性配置表,发布并行需求;若参与某发起者的大分辨率视频解码计算,则登记本核心信息,修改系统任务属性配置表;发起者管理参与本路并行解码的各个核心,进行解码任务分发,在解码完毕后恢复现场。本发明可以动态的根据系统中的码流格式和分辨率分布来调整各个核心的运行任务,从而对于不同码流格式和不同分辨率的都能获得充分的解码计算资源,保证系统的质量和性能。

    基于众核平台的音视频数据处理方法及装置

    公开(公告)号:CN104506936B

    公开(公告)日:2017-12-22

    申请号:CN201410758709.8

    申请日:2014-12-10

    Inventor: 何丁丁

    Abstract: 本发明公开了一种基于众核平台的音视频数据处理方法及装置,该基于众核平台的音视频数据处理方法包括:通过第一核心处理器解码所述音视频数据的首片段得到音视频流的头信息;根据头信息的类型将头信息存储到对应的存储空间中;将所述音视频数据分为MP4格式、非MP4格式;根据与所述MP4或非MP4格式的音视频数据对应的头信息,对所述MP4或非MP4格式的音视频数据进行解码。本发明将MP4封装格式的音视频文件的解码跟其他封装格式的音视频文件的解码很好的结合在一起,并将MP4格式的头信息保存在其对应的存储空间中从而做到可控,通过上述方法可以很好的满足互联网视频监管时分片解码的需要。

    音视频数据的解码方法及装置

    公开(公告)号:CN104506966A

    公开(公告)日:2015-04-08

    申请号:CN201410759497.5

    申请日:2014-12-10

    Inventor: 何丁丁

    CPC classification number: H04N21/4345 H04N21/4385 H04N21/85406

    Abstract: 本发明公开了一种音视频数据的解码方法及装置,该音视频数据的解码方法包括:解码端接收首个数据包,并解析所述首个数据包的头信息获得索引信息;将所述索引信息进行保存,并创建辅助索引信息,所述辅助索引信息用于定位数据包开始解码的位置;接收所述首个数据包的后续数据包,并对所述后续数据包解码。本发明通过保存首个数据包的头信息中的索引信息,并创建辅助索引信息,而后解码端通过使用经过本发明改进后的索引信息对数据包进行解码从而降低了大流量MP4音视频文件解码时分包重组带来的空间和时间的开销,可以实时解码并对音视频监管和内容分析提供了可靠的保证。

    在服务器端实现的转码方法以及转码系统

    公开(公告)号:CN102802024A

    公开(公告)日:2012-11-28

    申请号:CN201210311674.4

    申请日:2012-08-28

    Abstract: 本发明公开了一种转码系统,包括主机端子系统和具有多个CPU核心的转码处理子系统,主机端子系统包括主机端用户接口模块,用于通过调用参数配置定义转码后数据流的数据码流属性信息。主机端子系统通过转码处理子系统接口模块将待转码数据流发送给转码处理子系统。转码处理子系统包括:数据输入/输出模块,用于接收包括待转码数据流的数据信息以及发送包括转码后数据流的数据信息;解码器模块,用于对待转码数据流进行解码,得到YUV数据流;编码器模块,用于根据从主机端子系统获取的数据码流属性信息对YUV数据流进行编码,并将编码后的数据流通过数据输入/输出模块传送给网络。采用本发明,可以节省大量的存储资源并且能够提高转码的速度。

Patent Agency Ranking