Patent search ap:("台湾积体电路制造股份有限公司") AND inv:"刘智民" Page 2

11.

发明授权
用于数字化相位差的电路、PLL电路及用于其的方法有权

公开(公告)号：CN106059574B

公开(公告)日：2020-04-07

申请号：CN201510775895.0

申请日：2015-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘智民 , 张秦豪

IPC: H03L7/099 , H03L7/18

Abstract: 本发明公开了一种锁相环(PLL)电路。PLL电路包括：检测电路，被配置为检测数字化控制振荡器(DCO)时钟信号与参考时钟信号之间的相位差，并且基于检测的相位差来生成差分信号；数字化差分生成器，耦合至检测电路，并且被配置为基于差分信号来生成控制码；以及DCO，被配置为响应于数字化差分生成器的控制码而生成DCO输出信号；其中检测电路、数字化差分生成器和DCO形成闭合环路并且减小了DCO输出信号与参考时钟信号之间的相位差。还公开了相关的方法和电路。

Patent Agency Ranking