-
公开(公告)号：CN102967326B
公开(公告)日：2016-02-24
申请号：CN201210464237.6
申请日：2012-11-16
Applicant: 苏州天辰马智能设备有限公司 , 华中科技大学
IPC: G01D18/00
Abstract: 本发明公开了一种基于Nios II处理器的编码器接口测试装置，包括FPGA芯片和与其相连的增量式TTL接口模块、增量式正余弦接口模块、绝对式接口模块、显示屏和PS/2接口设备，其中，增量式TTL接口模块用于与增量式TTL接口类型的编码器连接，增量式正余弦接口模块用于与增量式正余弦接口类型的编码器连接，绝对式接口模块用于与绝对式编码器连接，以将其输出的串行数字信号进行差分信号和单端信号之间相互转换，FPGA芯片包括有内嵌在片内的NiosII处理器，其对输入的信号进行处理，实现对编码器接口的测试。本发明的装置可以解决现有编码器测试平台中编码器接口不能相互兼容问题和携带不方便问题，具有成本低、功能强、体积小、结构紧凑、集成度高的特点。
-
公开(公告)号：CN102170326B
公开(公告)日：2013-03-13
申请号：CN201110071188.5
申请日：2011-03-23
Applicant: 武汉华中数控股份有限公司 , 华中科技大学
Abstract: 一种位置测量装置的串行通信方法及其装置，属于数控系统的数据通信方法及装置，解决现有串行通信中数据与传输时钟同步性和抗干扰性差问题；同时减少串行通信电缆数目。本发明的方法包括模式步骤、判断步骤、发送步骤和配置步骤；具有良好的抗干扰性，同时将原数据和时钟信息同步传输，在高传输频率下，能够正确接收数据。本发明的装置由控制端、测量端单元通过通信电缆连接构成，控制端、测量端单元各自包括通信控制模块、数据信号接口、数据读写模块、数据处理模块、模式处理模块、曼彻斯特编解码模块、差分收发器以及存储器；能将数据和时钟信息同步传输，减少通信电缆数；采用可编程逻辑器件，缩短研发周期，降低生产成本。
-
公开(公告)号：CN102904429A
公开(公告)日：2013-01-30
申请号：CN201210344255.0
申请日：2012-09-17
Applicant: 苏州天辰马智能设备有限公司 , 华中科技大学
IPC: H02M1/36
Abstract: 本发明公开了一种交流伺服驱动器直流母线的软启动方法，包括：根据三相交流电压获得等周期的同步脉冲信号，该同步脉冲信号的上升沿对应的时刻即为三相交流电压任一个周期的起始时刻；判断输入的三相交流电压的相序，并根据相序确定出三相交流电压中任一相在三相半控整流桥中所对应的可控硅；根据三相交流电压中该任一相的起始时刻，逐步减小其对应的可控硅的移相触发角，并在相应的移相触发角时刻控制所述对应的可控硅导通，使得直流母线的电压逐渐上升，实现软启动。本发明还公开了一种实现软启动的装置。本发明的母线排结构紧凑，减小了驱动器的体积，另外采用FPGA控制软启动过程，省去了专用的集成控制芯片，抗干扰性强、适用范围广。
-
公开(公告)号：CN102170326A
公开(公告)日：2011-08-31
申请号：CN201110071188.5
申请日：2011-03-23
Applicant: 武汉华中数控股份有限公司 , 华中科技大学
Abstract: 一种位置测量装置的串行通信方法及其装置，属于数控系统的数据通信方法及装置，解决现有串行通信中数据与传输时钟同步性和抗干扰性差问题；同时减少串行通信电缆数目。本发明的方法包括模式步骤、判断步骤、发送步骤和配置步骤；具有良好的抗干扰性，同时将原数据和时钟信息同步传输，在高传输频率下，能够正确接收数据。本发明的装置由控制端、测量端单元通过通信电缆连接构成，控制端、测量端单元各自包括通信控制模块、数据信号接口、数据读写模块、数据处理模块、模式处理模块、曼彻斯特编解码模块、差分收发器以及存储器；能将数据和时钟信息同步传输，减少通信电缆数；采用可编程逻辑器件，缩短研发周期，降低生产成本。
-
公开(公告)号：CN117930636A
公开(公告)日：2024-04-26
申请号：CN202311766118.0
申请日：2023-12-21
Applicant: 华中科技大学 , 重庆智能机器人研究院
IPC: G05B13/02
Abstract: 本发明公开了一种基于SADRC的速度环控制器设计方法，包括过渡过程(TD)、扩张状态观测器(ESO)和状态误差反馈率(SEF)，所述过渡过程(TD)使得速度给定缓慢增加，从而减少超调量，扩张状态观测器(ESO)是SADRC的核心，实时观测系统状态误差变量，并能进行实施补偿，提高系统鲁棒性，由于扩张状态观测器(ESO)能够实时估计并补偿外部与内部扰动，因此传统PID中在常值扰动下为消除静差而采用的积分器已不再必要，线性状态误差反馈控制律进一步简化为PD组合的设计。本发明通过安装有过渡过程(TD)、扩张状态观测器(ESO)和状态误差反馈率(SEF)，扩张状态观测器(ESO)是SADRC的核心，实时观测系统状态误差变量，能够进行实施补偿，提高系统鲁棒性。
-
Patent Agency Ranking
公开(公告)号：CN103580519B
公开(公告)日：2016-06-01
申请号：CN201310516830.5
申请日：2013-10-28
Applicant: 华中科技大学
IPC: H02M7/48
Abstract: 本发明提出了一种双模式SVPWM过调制方法，包括：根据调制系数将调制区域划分为线性调制区、过调制1区和过调制2区，其中0＜MI＜0.9069为线性调制区，0.9069＜MI≤0.9517为过调制1区，0.9517＜MI≤1为过调制2区，MI为调制系数；在线性调制区采用传统的SVPWM调制方法；在过调制1区采用参考角度来控制实际输出电压矢量的补偿；在过调制2区采用实际输出电压矢量在相角为保持角度处跳变，通过跳变来跟随期望输出电压矢量的方式来控制输出电压矢量的轨迹。相对于传统的双模式控制方法算法简单，避免了繁杂的运算，易于工程实现；同时相对单模式控制方法，控制精度较高、输出电压连续性较好。
-
公开(公告)号：CN102904429B
公开(公告)日：2016-04-20
申请号：CN201210344255.0
申请日：2012-09-17
Applicant: 苏州天辰马智能设备有限公司 , 华中科技大学
IPC: H02M1/36
Abstract: 本发明公开了一种交流伺服驱动器直流母线的软启动方法，包括：根据三相交流电压获得等周期的同步脉冲信号，该同步脉冲信号的上升沿对应的时刻即为三相交流电压任一个周期的起始时刻；判断输入的三相交流电压的相序，并根据相序确定出三相交流电压中任一相在三相半控整流桥中所对应的可控硅；根据三相交流电压中该任一相的起始时刻，逐步减小其对应的可控硅的移相触发角，并在相应的移相触发角时刻控制所述对应的可控硅导通，使得直流母线的电压逐渐上升，实现软启动。本发明还公开了一种实现软启动的装置。本发明的母线排结构紧凑，减小了驱动器的体积，另外采用FPGA控制软启动过程，省去了专用的集成控制芯片，抗干扰性强、适用范围广。
-
公开(公告)号：CN102564462B
公开(公告)日：2014-05-07
申请号：CN201110444325.5
申请日：2011-12-27
Applicant: 华中科技大学
IPC: G01D3/02
Abstract: 一种正余弦编码器的误差补偿装置，属于数字信号误差补偿装置，解决现有误差补偿系统需要专门误差测试仪器的问题，对正余弦编码器输出信号的各种误差进行补偿及纠正。本发明包括差分放大电路、AD转换电路，以及依次串联的直流误差补偿模块、幅值误差补偿模块和相位误差补偿模块。直流误差、幅值误差补偿模块先后消除编码器输出信号中的直流误差和幅值误差，最后将处理结果输入相位补偿模块；相位误差补偿模块首先经过移相和乘法器倍频将相位误差转换为直流误差和幅值误差，然后进行直流误差补偿和相位误差补偿，得到两路理想的高质量正余弦信号。本发明实施简单、方便，使用效果好，为减小细分误差，提高细分精度和分辨率提供基础。
-
公开(公告)号：CN102967326A
公开(公告)日：2013-03-13
申请号：CN201210464237.6
申请日：2012-11-16
Applicant: 苏州天辰马智能设备有限公司 , 华中科技大学
IPC: G01D18/00
Abstract: 本发明公开了一种基于Nios II处理器的编码器接口测试装置，包括FPGA芯片和与其相连的增量式TTL接口模块、增量式正余弦接口模块、绝对式接口模块、显示屏和PS/2接口设备，其中，增量式TTL接口模块用于与增量式TTL接口类型的编码器连接，增量式正余弦接口模块用于与增量式正余弦接口类型的编码器连接，绝对式接口模块用于与绝对式编码器连接，以将其输出的串行数字信号进行差分信号和单端信号之间相互转换，FPGA芯片包括有内嵌在片内的NiosII处理器，其对输入的信号进行处理，实现对编码器接口的测试。本发明的装置可以解决现有编码器测试平台中编码器接口不能相互兼容问题和携带不方便问题，具有成本低、功能强、体积小、结构紧凑、集成度高的特点。
-
公开(公告)号：CN102564462A
公开(公告)日：2012-07-11
申请号：CN201110444325.5
申请日：2011-12-27
Applicant: 华中科技大学
IPC: G01D3/02
Abstract: 一种正余弦编码器的误差补偿装置，属于数字信号误差补偿装置，解决现有误差补偿系统需要专门误差测试仪器的问题，对正余弦编码器输出信号的各种误差进行补偿及纠正。本发明包括差分放大电路、AD转换电路，以及依次串联的直流误差补偿模块、幅值误差补偿模块和相位误差补偿模块。直流误差、幅值误差补偿模块先后消除编码器输出信号中的直流误差和幅值误差，最后将处理结果输入相位补偿模块；相位误差补偿模块首先经过移相和乘法器倍频将相位误差转换为直流误差和幅值误差，然后进行直流误差补偿和相位误差补偿，得到两路理想的高质量正余弦信号。本发明实施简单、方便，使用效果好，为减小细分误差，提高细分精度和分辨率提供基础。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.021 seconds)
