-
公开(公告)号：CN117492932A
公开(公告)日：2024-02-02
申请号：CN202311828910.4
申请日：2023-12-28
Applicant: 北京微核芯科技有限公司
Abstract: 本发明提供一种虚拟机访问方法和设备，属于计算机技术领域，该方法应用于电子设备，包括处理器和内存，处理器存储有第一密钥表，内存中存储有第二密钥表，密钥表用于存储虚拟机号和虚拟机密钥的对应关系，该方法包括：根据虚拟机的访问请求对应的虚拟机号，确定第一密钥表是否包括虚拟机对应的虚拟机密钥；若第一密钥表不包括虚拟机密钥，则根据访问请求对应的虚拟机号，从第二密钥表中获取虚拟机对应的虚拟机密钥；利用虚拟机密钥对访问请求对应的数据进行加密或解密。上述方案中处理器片上和内存共同存储虚拟机密钥，根据虚拟机的执行情况对片外内存存储的虚拟机密钥进行调度，提供更大的虚拟机密钥存储空间，从而支持更大数量虚拟机的保护。
-
公开(公告)号：CN117472721A
公开(公告)日：2024-01-30
申请号：CN202311828931.6
申请日：2023-12-28
Applicant: 北京微核芯科技有限公司
Inventor： 商家玮
IPC: G06F11/34
Abstract: 本发明提供一种事件统计方法及装置，涉及计算机技术领域，方法包括：基于事件计数器的寄存器中的模式编码字段，确定事件计数器所支持进行事件统计的目标模式；在判定事件计数器的当前模式与目标模式一致的情况下，基于寄存器中待统计的至少两个事件编码字段和预先设置的事件编码表，在事件计数器的当前输入事件中选择待执行事件统计操作的目标字段；基于寄存器中的操作类型编码字段和预先设置的操作类型编码表，对目标字段执行操作类型编码字段对应的目标操作，得到当前输入事件所对应的当前事件统计结果；基于当前事件统计结果，更新事件计数器的历史事件统计结果。本发明的方法可以适应于对多个事件组合的事件统计。
-
公开(公告)号：CN117472447A
公开(公告)日：2024-01-30
申请号：CN202311828932.0
申请日：2023-12-28
Applicant: 北京微核芯科技有限公司
Inventor： 商家玮
Abstract: 本发明提供一种寄存器重命名恢复方法、装置和设备，属于处理器技术领域，该方法应用于处理器，处理器中指令对应的寄存器重命名信息缓存在重排序缓存ROB中，ROB中指令按照固定的数量进行分组，ROB中的指令具有唯一的ROB标识ID，每一组设置一个检查点，所述方法包括：在存在预测错误指令的情况下，确定离预测错误指令的ROB ID最近的有效检查点；若存在最近的有效检查点，则将有效检查点保存的信息进行恢复；若不存在最近的有效检查点，则将预测错误指令至ROB中的出队指针之间的寄存器重命名之前的信息进行恢复。上述方案中可以减少指令的恢复时间，在下一次取指令和重命名的时间内进行重命名恢复，不会造成指令的阻塞。
-
公开(公告)号：CN115543449A
公开(公告)日：2022-12-30
申请号：CN202211498291.2
申请日：2022-11-28
Applicant: 北京微核芯科技有限公司
Abstract: 本公开提出一种处理器设置方法、装置、电子设备及存储介质。具体方案为：确定处理器中指令项对应的有效字段，其中，所述有效字段具有对应的位宽，并从目标寄存器中读取与所述指令项相应的有效标识值，再根据所述位宽，所述有效字段以及所述有效标识值，对所述指令项进行无效设置，由此，能够实现结合所述位宽，所述有效字段以及所述有效标识值，高效地对处理器中指令项进行无效设置，从而能够在有效地保障处理器设置效果的同时，有效地节约处理器的功能开销，进而有效地提升处理器的使用性能。
-
公开(公告)号：CN119003004B
公开(公告)日：2025-01-24
申请号：CN202411458065.0
申请日：2024-10-18
Applicant: 北京微核芯科技有限公司
Abstract: 本发明提供一种寄存器重命名方法、装置、系统、设备及介质，属于处理器技术领域，该方法包括：获取译码后的多个指令，并记录多个指令中目标指令的顺序关系，得到重命名定序队列，目标指令为存在目的寄存器的指令；将每个指令分配到每个指令对应的派遣队列去执行；基于重命名定序队列，将执行完成的目标指令进行寄存器重命名的提交。本发明解决了相关技术中对没有目的寄存器的指令在重排序缓冲区中进行提交，来提交和恢复寄存器重命名信息，造成资源浪费，进而影响寄存器重命名恢复的速度，影响处理器的处理效率的问题，通过重命名定序队列做寄存器重命名的提交，避免了有些指令没有目的寄存器造成的浪费，节省处理器资源。
-
Patent Agency Ranking
公开(公告)号：CN119149114A
公开(公告)日：2024-12-17
申请号：CN202411462325.1
申请日：2024-10-18
Applicant: 北京微核芯科技有限公司
IPC: G06F9/38
Abstract: 本申请公开了一种加速器指令的处理方法、装置及电子设备，由处理器执行，该方法包括：将加速器指令分派至加速器和处理器的执行部件的共用保留站；判断处理器中的加速器指令数据传输部件是否有空项，响应于加速器指令数据传输部件有空项，将加速器指令从共用保留站中发射至执行部件；监听执行部件的写回端口，确定执行部件的配置信息；根据执行部件的配置信息，将加速器指令写回重定序缓冲区；控制加速器指令数据传输部件按照顺序将加速器指令的指令信息发送至加速器的执行部件，本公开加速器可以复用处理器的执行部件，加速器可以专注做特定领域专用计算部分，避免了资源的浪费，提高了异构芯片的资源利用率，提升了处理器和加速器的协同效率。
-
公开(公告)号：CN117891513B
公开(公告)日：2024-11-29
申请号：CN202311865803.9
申请日：2023-12-29
Applicant: 北京微核芯科技有限公司
IPC: G06F9/38 , G06F12/0877
Abstract: 本申请提供一种基于微指令高速缓存的分支指令的执行方法和装置，涉及计算机技术领域。该方法包括：获取目标分支指令的分支预测结果；在分支预测结果为分支预测错误的情况下，同时访问微指令高速缓存和指令高速缓存主流水线，判断预设的微指令高速缓存中是否包括目标分支指令对应的纠错后的分支，并同步将纠错后的分支从取指目标队列发射进入指令高速缓存主流水线；其中，微指令高速缓存中缓存有预测错误的分支指令纠错后的分支；基于判断结果控制指令高速缓存主流水线，执行纠错后的分支。通过对微指令高速缓存和指令高速缓存主流水线并行访问，可以更快速，更好地执行分支指令，从而在一定程度上降低因分支指令预测错误产生的影响。
-
公开(公告)号：CN118349280A
公开(公告)日：2024-07-16
申请号：CN202410765486.1
申请日：2024-06-14
Applicant: 北京微核芯科技有限公司
IPC: G06F9/30
Abstract: 本申请提供一种存数指令调度方法、装置、设备和存储介质。方案为：获取多个目标缓存项；对各目标缓存项设置状态位寄存器以及倒计时寄存器；任一拍内，将寄存器倒计时减一，对被写入存数指令的目标缓存项所设置的状态位进行改变；对已占用的目标缓存项的项数是否大于或者等于第一阈值进行判断、对倒计时寄存器倒计时是否为零进行判断以及对各目标缓存项所设置的状态位寄存器的状态位是否等于第二阈值进行判断，得到第二判断结果，基于第二判断结果，对状态位进行改变以及将倒计时重新设置；在所设置的状态位等于第二阈值的情况下，将目标缓存项缓存的存数指令写入到高速缓冲存储器中，由此，无需不断地对高速缓存端口和带宽进行占用。
-
公开(公告)号：CN117492932B
公开(公告)日：2024-04-09
申请号：CN202311828910.4
申请日：2023-12-28
Applicant: 北京微核芯科技有限公司
Abstract: 本发明提供一种虚拟机访问方法和设备，属于计算机技术领域，该方法应用于电子设备，包括处理器和内存，处理器存储有第一密钥表，内存中存储有第二密钥表，密钥表用于存储虚拟机号和虚拟机密钥的对应关系，该方法包括：根据虚拟机的访问请求对应的虚拟机号，确定第一密钥表是否包括虚拟机对应的虚拟机密钥；若第一密钥表不包括虚拟机密钥，则根据访问请求对应的虚拟机号，从第二密钥表中获取虚拟机对应的虚拟机密钥；利用虚拟机密钥对访问请求对应的数据进行加密或解密。上述方案中处理器片上和内存共同存储虚拟机密钥，根据虚拟机的执行情况对片外内存存储的虚拟机密钥进行调度，提供更大的虚拟机密钥存储空间，从而支持更大数量虚拟机的保护。
-
公开(公告)号：CN117472798B
公开(公告)日：2024-04-09
申请号：CN202311828926.5
申请日：2023-12-28
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0871 , G06F12/0875
Abstract: 本发明提供一种高速缓存的路预测方法、装置、电子设备及存储介质，涉及计算机技术领域；方法包括：在接收到跳转指令的情况下，获取当前时刻取指块在指令高速缓存中的命中信息；取指块为指令高速缓存中跳转指令对应的目标地址所在的缓存行；基于命中信息，在取指目标缓冲器中设置路预测信息；路预测信息用于对取指块下一时刻在指令高速缓存中的路标识进行预测；调用取指目标缓冲器，基于路预测信息确定取指块下一时刻在指令高速缓存中的路标识。通过上述方法，实现对跳转指令对应的跳转目标地址所在的路进行预测，降低了整个处理器的功耗；在取指目标缓冲器中设置路预测信息，可以复用取指目标缓冲器记录的信息域，降低处理器实现路预测的成本。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.026 seconds)
