公开(公告)号：CN103824759A

公开(公告)日：2014-05-28

申请号：CN201410098730.X

申请日：2014-03-17

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L21/02 ,  H01L21/336 ,  B82Y10/00

CPC classification number: H01L21/02603 ,  H01L29/0669

Abstract: 一种制备多层超细硅线条的方法，包括：制备硅的腐蚀掩蔽层；外延形成Fin及其两端的源漏区；形成多层超细硅线条。本发明的优点如下：原子层淀积可准确定义超细线条的位置，可控性好；对硅的各向异性腐蚀是自停止的，工艺窗口大，腐蚀所得的纳米线截面形貌均匀、平整；采用先制备掩膜，后外延沟道的方法，形成多层侧壁腐蚀掩膜的工艺简单，不论掩蔽层层数多少，仅需一次外延窗口的刻蚀即可得到多层侧壁掩膜；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用TMAH溶液湿法腐蚀多晶硅，操作简便，安全；不会引入金属离子，适用于集成电路制造工艺中；完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN103700593A

公开(公告)日：2014-04-02

申请号：CN201310696063.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336 ,  H01L21/762

CPC classification number: H01L21/823814 ,  H01L21/265 ,  H01L21/28185 ,  H01L21/28264 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/845 ,  H01L29/0653 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/66484

Abstract: 本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；将假栅去掉，重新进行高k金属栅的淀积；形成接触和金属互联。该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。