公开(公告)号：CN104380472A

公开(公告)日：2015-02-25

申请号：CN201380033600.1

申请日：2013-06-11

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

Abstract: 漂移层(81)形成了碳化硅层(101)的第一主表面(P1)并且具有第一导电类型。提供源区(83)使得通过体区(82)与漂移层(81)分隔开，并且源区形成第二主表面(P2)，并且具有第一导电类型。缓和区(71)设置在漂移层(81)内并且具有距第一主表面(P1)的距离(Ld)。缓和区(71)具有第二导电类型，并且具有杂质剂量(Drx)。漂移层(81)在第一主表面(P1)和缓和区(71)之间具有杂质浓度(Nd)。满足Drx＞Ld·Nd的关系。因此，提供了具有高耐受电压的碳化硅半导体器件。

公开(公告)号：CN103765594A

公开(公告)日：2014-04-30

申请号：CN201280041157.8

申请日：2012-08-03

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L21/0475 ,  H01L21/049 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 第一层（2）具有n型导电性。第二层（3）是外延形成在第一层（2）上并具有p型导电性的层。第三层（4）是形成在第二层（3）上并具有n型导电性的层。当施主型杂质的浓度被定义为ND，受主型杂质的浓度被定义为NA，并且在深度方向上从在第一层（2）和第二层（3）之间的界面朝向第一层（2）的位置被定义为D1时，满足1≤ND/NA≤50的D1为1μm或更小。设置栅极沟槽（6），其延伸穿过第三层（4）和第二层（3）以到达第一层（2），栅极绝缘膜（8）覆盖栅极沟槽（6）的侧壁。栅电极（9）嵌入在栅极沟槽（6）中并且在其间插入有栅极绝缘膜（8）。

公开(公告)号：CN103582950A

公开(公告)日：2014-02-12

申请号：CN201280025863.3

申请日：2012-05-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/16 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7813 ,  H01L21/0475

Abstract: 一种衬底，其具有由具有多型4H的六方形单晶结构的半导体制成的表面（SR）。通过交替地设置具有（0-33-8）的平面取向的第一平面（S1）和连接到第一平面（S1）并且具有与第一平面（S1）的平面取向不同的平面取向的第二平面（S2）来构建衬底的表面（SR）。在衬底的表面（SR）上设置有栅绝缘膜。在栅绝缘膜上设置有栅电极。

公开(公告)号：CN102770961A

公开(公告)日：2012-11-07

申请号：CN201180010776.6

申请日：2011-12-07

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/316 ,  H01L21/3205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/66068

Abstract: 一种制造MOSFET（100）的方法，该包括以下步骤：制备碳化硅衬底（1），在该碳化硅衬底（1）上形成有源层（7），在该有源层（7）上形成栅极氧化物膜（91），在该栅极氧化物膜（91）上形成栅电极（93），在该有源层（7）上形成源极接触电极（92）以及在该源极接触电极（92）上形成源极互连（95）。形成该源极互连（95）的步骤包括以下步骤：在该源极接触电极（92）上形成导体膜以及通过利用反应离子蚀刻蚀刻该导体膜，来处理该导体膜。然后，制造MOSFET 100的方法进一步包括以下步骤：在处理该导体膜的步骤之后，执行将所述衬底（1）加热至不低于50℃的温度的退火。

公开(公告)号：CN102687250A

公开(公告)日：2012-09-19

申请号：CN201180004208.5

申请日：2011-04-21

Applicant: 住友电气工业株式会社

Inventor： 宫崎富仁 ,  和田圭司 ,  日吉透

IPC: H01L21/3065 ,  H01L21/205 ,  H01L21/304

CPC classification number: H01L21/02057 ,  H01L21/02046 ,  H01L21/02236 ,  H01L29/1608

Abstract: 本发明提供一种清洁SiC半导体的方法，所述方法包括在碳化硅半导体(1)的表面上形成氧化膜(3)的步骤(步骤S2)和除去所述氧化膜(3)的步骤(步骤S3)。在所述除去所述氧化膜(3)的步骤(步骤S3)中，使用卤素等离子体或氢等离子体除去所述氧化膜(3)。在所述除去所述氧化膜(3)的步骤(步骤S3)中，优选使用氟等离子体作为卤素等离子体。能够对所述SiC半导体(1)进行清洁，使得实现良好的表面特性。

公开(公告)号：CN107068732B

公开(公告)日：2020-09-18

申请号：CN201611177191.4

申请日：2013-09-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅半导体器件(1)，包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10，所述保护环区中的杂质浓度为不小于8×1012cm‑2且不大于1.4×1013cm‑2。因此，可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

公开(公告)号：CN104185901B

公开(公告)日：2017-09-26

申请号：CN201380014966.4

申请日：2013-04-05

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L27/088 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 半导体器件(1)包括衬底(10)、栅极绝缘膜(20)以及栅电极(30)。衬底(10)是由化合物半导体制成并且具有多个第一凹部(17)，所述多个第一凹部中的每一个在其一个主表面(10A)处开口并且具有第一侧壁表面(17A)。栅极绝缘膜(20)被设置为接触第一侧壁表面(17A)的顶部。栅电极(30)被设置为接触栅极绝缘膜(20)的顶部。衬底(10)包括：第一导电类型的源极区(15)，当在沿着厚度方向的横截面中看时，该源极区(15)被设置为将第一凹部(17)夹在中间并且彼此面对；和第二导电类型的体区(14)，该体区(14)具被设置为将第一凹部(17)夹在中间的情况并且彼此面对。在介于被第一凹部(17)和与第一凹部(17)相邻的另一第一凹部(17)夹在中间的区域中，彼此面对的源极区(15)的部分被彼此连接。因此，能够提供允许单元的尺寸减小的半导体器件(1)。

公开(公告)号：CN106796886A

公开(公告)日：2017-05-31

申请号：CN201580046055.9

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透 ,  堀井拓 ,  内田光亮

IPC: H01L21/336 ,  H01L21/20 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。

公开(公告)号：CN104885226A

公开(公告)日：2015-09-02

申请号：CN201380067281.6

申请日：2013-12-04

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/7811 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813

Abstract: 提供一种碳化硅半导体器件，其中，碳化硅膜(90)包括第一范围(RA)，第一范围(RA)具有第一击穿电压保持层(81A)、电荷补偿区(71A)、第一结终端区(72A)和第一保护环区(73A)。碳化硅膜(90)包括第二范围(RB)，第二范围(RB)具有第二击穿电压保持层(81B)、沟道形成区(82)和源区(83)。第一击穿电压保持层(81A)和第二击穿电压保持层(81B)构成在元件部(CL)中具有厚度(T)的击穿电压保持区(81)。当施加电压以在截止状态期间在击穿电压保持区(81)中达到0.4MV/cm或更大的最大电场强度时，元件部(CL)内的第二范围(RB)中的最大电场强度被配置为小于第一范围(RA)中的最大电场强度的2/3。

公开(公告)号：CN102770960B

公开(公告)日：2015-08-12

申请号：CN201180010752.0

申请日：2011-10-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66734 ,  H01L21/02233 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0623 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种MOSFET（1），配备有碳化硅衬底（10）、活性层（20）、栅氧化物膜（30）以及栅电极（40）。活性层（20）包括主体区（22），当对栅电极（40）施加电压时在接触栅氧化物膜（30）的区域形成反型层（29）。主体区具有：低浓度区（22B），其布置在形成有反型层（29）的区域并包含低浓度杂质；以及高浓度区（22A），其布置在形成有反型层（29）的区域、在反型层（29）中的载流子迁移方向上与低浓度区（22B）相邻，并包含浓度大于低浓度区（22B）的杂质。