SiC单晶、SiC晶片以及半导体器件

    公开(公告)号:CN104024492B

    公开(公告)日:2017-11-14

    申请号:CN201280059156.6

    申请日:2012-12-03

    CPC classification number: H01L29/045 C30B23/025 C30B29/36 H01L29/1608

    Abstract: 本发明涉及一种SiC单晶,其包含具有{0001}面内方向(主要与<11‑20>方向平行的方向)的柏氏矢量的位错的密度为3700cm/cm2以下的低位错密度区域(A)。这样的SiC单晶是采用以下的方法得到的:从a面生长晶体切出高偏置角的c面生长籽晶,进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内,从得到的c面生长晶体中切出低偏置角的c面生长晶体,进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内。SiC晶片以及半导体器件由这样的SiC单晶得到。

    制造半导体装置的方法
    12.
    发明授权

    公开(公告)号:CN108364861B

    公开(公告)日:2022-03-01

    申请号:CN201810027050.7

    申请日:2018-01-11

    Abstract: 本发明涉及制造半导体装置的方法。制造半导体装置的方法包括:在半导体基板的表面上形成沟道;在沟道的侧表面和底表面上形成氧化膜;从沟道的底表面通过干蚀刻除去氧化膜的至少一部分;以及在干蚀刻之后,通过沟道的底表面将导电杂质离子注入到半导体基板中。干蚀刻是反应离子蚀刻,在所述反应离子蚀刻中,使用蚀刻气体,所述蚀刻气体包括具有碳原子环结构的碳氟化合物基气体、氧气和氩气。

    半导体装置
    13.
    发明公开

    公开(公告)号:CN111180516A

    公开(公告)日:2020-05-19

    申请号:CN201911081130.1

    申请日:2019-11-07

    Abstract: 半导体装置具备:半导体基板;覆盖半导体基板的上表面的一部分的绝缘膜;隔着绝缘膜而与半导体基板的上表面对向的栅电极。在半导体基板,通过体层而向上表面延伸的漂移层隔着绝缘膜而与栅电极对向。绝缘膜从半导体基板的上表面通过栅电极与上表面电极之间延伸至栅电极的上表面,在栅电极的上表面划定开口。在通过与栅电极对向的漂移层的对向面并与该对向面垂直的直线的集合即第一区域内,在栅电极的上表面不存在绝缘膜。

    半导体装置
    14.
    发明公开

    公开(公告)号:CN110622320A

    公开(公告)日:2019-12-27

    申请号:CN201880019440.8

    申请日:2018-01-26

    Abstract: 半导体装置具备:半导体基板,具有上表面和下表面;上表面电极,设置在半导体基板的上表面;及下表面电极,设置在半导体基板的下表面。在俯视观察时,半导体基板具有包含半导体基板的中心的第一范围和位于第一范围与半导体基板的外周缘之间的第二范围。在第一范围和第二范围分别设置内置有体二极管的MOSFET结构。MOSFET结构在第一范围与第二范围之间互不相同,以使相对于相同电流密度的体二极管的正向电压在第一范围中比在第二范围中高。

    半导体开关元件
    15.
    发明公开

    公开(公告)号:CN109075197A

    公开(公告)日:2018-12-21

    申请号:CN201680082528.5

    申请日:2016-12-26

    Abstract: 提供了一种沟槽栅半导体开关元件。所述元件的半导体衬底包括:第二导电类型底部区,其与所述沟槽的底表面处的所述栅极绝缘层接触;以及第一导电类型第二半导体区,其从与所述体区的下表面接触的位置延伸到与所述底部区的下表面接触的位置。所述底部区包括:第一底部区,其与位于所述沟槽的纵向上的端部处的所述底表面的第一范围中的所述栅极绝缘层接触,并且从所述底表面延伸到第一位置;以及第二底部区,其与在邻近所述第一范围的第二范围中的所述栅极绝缘层接触,并且从所述底表面延伸到比所述第一位置更低的第二位置。

    半导体装置
    18.
    发明授权

    公开(公告)号:CN110622320B

    公开(公告)日:2023-08-08

    申请号:CN201880019440.8

    申请日:2018-01-26

    Abstract: 半导体装置具备:半导体基板,具有上表面和下表面;上表面电极,设置在半导体基板的上表面;及下表面电极,设置在半导体基板的下表面。在俯视观察时,半导体基板具有包含半导体基板的中心的第一范围和位于第一范围与半导体基板的外周缘之间的第二范围。在第一范围和第二范围分别设置内置有体二极管的MOSFET结构。MOSFET结构在第一范围与第二范围之间互不相同,以使相对于相同电流密度的体二极管的正向电压在第一范围中比在第二范围中高。

    半导体器件
    19.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN116487416A

    公开(公告)日:2023-07-25

    申请号:CN202310355840.9

    申请日:2017-10-30

    Abstract: 提供一种半导体器件,其中在沟槽(6)的端部中,露出沟槽的端部(10)的开口(22)被形成在引出电极(20)中,半导体基板的顶表面侧上的沟槽栅电极(14)的侧表面与沟槽侧表面(12)间隔开,并且与位于半导体基板的顶表面(4)和沟槽侧表面之间的边界线相邻的范围覆盖有层叠绝缘膜,层叠绝缘膜被构造成使得层间绝缘膜在栅极绝缘膜上层叠。在沟槽的直线部中,沟槽栅电极的顶表面与半导体基板的顶表面对准,并且层间绝缘膜不进入沟槽,其中,在沟槽的端部中,沟槽栅电极的顶表面被刻蚀,从而在沟槽的端部中的沟槽栅电极的顶表面的高度低于半导体基板的顶表面和在沟槽的直线部中沟槽栅电极的顶表面两者。这使得能够防止绝缘膜的介电击穿。

    半导体器件及其制造方法
    20.
    发明授权

    公开(公告)号:CN109844954B

    公开(公告)日:2022-05-10

    申请号:CN201780062414.9

    申请日:2017-09-26

    Abstract: 一种半导体器件(10),包括:半导体衬底(12),所述半导体衬底(12)包括元件区域(20)和外周耐压区域(22)。所述外周耐压区域包括按照多种方式围住所述元件区域(20)的多个p型保护环(40)。所述保护环(40)中的每个保护环(40)包括高浓度区域(42)和低浓度区域(44)。最外侧保护环的低浓度区域包括位于所述最外侧保护环的高浓度区域的外周侧的第一部分(51x)。所述保护环的各个低浓度区域包括分别位于夹在多个高浓度区域中对应的两个相邻高浓度区域之间的范围内的各个第二部分(52)。所述第一部分在前表面上的宽度比所述第二部分在所述前表面上的宽度宽。

Patent Agency Ranking