公开(公告)号：CN118279124A

公开(公告)日：2024-07-02

申请号：CN202410341782.9

申请日：2024-03-25

Applicant: 中国科学院计算技术研究所

Inventor： 李泽润 ,  陈晓明 ,  韩银和

IPC: G06T1/20 ,  G06T1/60

Abstract: 本发明提供了图加速装置，用于对待处理图数据集进行图计算，所述装置包括中央处理器和计算模块，其中：所述中央处理器被配置为对所述待处理图数据集进行预处理以将其划分为与计算模块中计算节点数量一致的多个子图数据；所述计算模块被配置为接收并处理所述中央处理器传输的所有子图数据，所述计算模块包括多个计算节点且每个计算节点连接多个其他计算节点，每个计算节点接收并处理一个子图数据，其中，每个计算节点包括内存层，所述内存层上配置有两个子内存区，每个计算节点被配置为按照如下方式处理自身的子图数据：执行多轮大迭代计算以更新自身的子图数据直至其不再不变化。

公开(公告)号：CN117971158A

公开(公告)日：2024-05-03

申请号：CN202410156614.2

申请日：2024-02-04

Applicant: 中国科学院计算技术研究所

Inventor： 沈力博 ,  陈晓明 ,  韩银和

IPC: G06F7/505

Abstract: 本发明提供了一种异构的存内计算加速器及其设计方法，所述加速器用于加速逻辑运算，所述加速器包括由忆阻器交叉阵列构成的一种或者多种架构，其中，包括：交叉阵列计算架构，该架构中设置有预设的进位计算对齐单元，所述进位计算对齐单元设于阵列的字线上，用于实现进位传输对齐操作，以支持加法运算和进位运算。本发明的技术方案通过添加进位计算对齐电路，能够实现跨行的进位计算和传递，以及进位传输对齐操作，进一步实现了加法运算和进位运算，加快了运算速度，提升了计算架构对加法计算的适用程度，解决了中间结果存储和传输带来的性能损耗。

公开(公告)号：CN115712506A

公开(公告)日：2023-02-24

申请号：CN202211499120.1

申请日：2022-11-28

Applicant: 中国科学院计算技术研究所

Inventor： 李宛茜 ,  陈晓明 ,  韩银和

IPC: G06F9/50 ,  G06N3/063 ,  G06N3/0464 ,  G06N3/048 ,  G06N3/082

Abstract: 本发明提供了一种资源分配方法以及加速器，该加速器含有多个忆阻器阵列，该方法包括：获取待加速的卷积神经网络的结构参数以及加速器的架构参数；基于所述结构参数和架构参数确定所述卷积神经网络模型的每个卷积层的最小需求量，所述最小需求量为在该加速器上存储对应卷积层中所有权重参数所需的最小忆阻器阵列数；根据预定的约束条件，以每个卷积层在其最小需求量的基础上的分配倍数为调整对象，确定所述卷积神经网络在该加速器上运行的总处理时延最优的资源分配策略，其中，所述最优的资源分配策略指示每个卷积层最终的分配倍数；根据每个卷积层最终的分配倍数和最小需求量，确定该卷积层分配的忆阻器阵列数量。