-
公开(公告)号：CN112202525A
公开(公告)日：2021-01-08
申请号：CN202011180185.0
申请日：2020-10-29
Applicant: 电信科学技术第五研究所有限公司
IPC: H04J3/06
Abstract: 本发明公开了一种多板卡设备的PPS延迟自动测量及补偿方法，主控板卡通过通信总线发送调度帧对从板卡进行调度；从板卡使用上行PPS总线且采用时分复用的方式反馈PPS信号到主控板卡；主控板卡获取源PPS信号与反馈PPS信号之间的时间差作为传输延迟补偿数据；主控板卡发送延迟数据通信帧将传输延迟补偿数据传输给从板卡，在从板卡中进行延迟补偿。本发明能有效的提高从板卡与主控板卡之间的时间偏差的测量精度，进而提高补偿的精度，提高从板卡与主控板卡之间的时间同步精度，保证各输出端口的时间同步精度；同时减少了主控板卡与从板卡之间的信号连接，降低了硬件设计的复杂度，有利于应用及推广。
-
公开(公告)号：CN110784218A
公开(公告)日：2020-02-11
申请号：CN201911094146.6
申请日：2019-11-11
Applicant: 电信科学技术第五研究所有限公司
IPC: H03L7/26
Abstract: 本发明公开了一种快速识别铷钟类型的方法，所述识别铷钟类型的方法包括：S1：完成铷钟系统上电预热；S2：基于铷钟系统通信协议写入初始控制值Offset＝0，并完成对铷钟系统的鉴相器进行鉴相值数据采集，实现对采集数据进行斜率计算，记为K1；S3：基于步骤S2，再依次输入控制值为+N、-N、+10N、-10N和0，分别完成各控制值下鉴相值斜率计算分别得到斜率值为：K2、K3、K4、K5和K6；S4：当2*|N1|>|N2|时，本铷钟系统为相对调整控制方式，否则铷钟系统为绝对控制方式；其中，N1＝K1-K6，N2＝K3-K5；S5：所述铷钟系统的控制精度为(K2-K1)/N。从而采用本发明的识别铷钟类型的方法，能够通过鉴相值分析快速识别铷钟初始频偏和控制方式。
-
公开(公告)号：CN106302014B
公开(公告)日：2019-08-27
申请号：CN201610662913.9
申请日：2016-08-12
Applicant: 电信科学技术第五研究所有限公司
IPC: H04L12/26
Abstract: 宽量程高精度的信号测量方法，涉及通信技术。本发明包括下述步骤：A、测量时间锁存信号：记录被测信号上升沿时刻Tx在N个系统时间周期后的系统时钟上升沿时刻Ty；B、测量精细参考时间段Ttdc：测量Tx到Ty之间的时延，即为精细参考时间段Ttdc；C、计算被测信号进入时间Tx：Tx＝Tsys‑Ttdc；D、计算相位差；重复步骤A‑C，以两次测量得到的Tx值相减，即为相位差。本发明的测量方法不受测量范围的限制，达到宽量程测量的效果。
-
公开(公告)号：CN119483799A
公开(公告)日：2025-02-18
申请号：CN202411618586.8
申请日：2024-11-13
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明提供了一种交流B码的新型FPGA解调解码方法及系统，涉及信号处理技术领域；本发明通过FPGA实现，包括AD采样模块、数字低通滤波模块、交流B码解调模块、直流B码解码及相位补偿模块；其中，AD采样模块将模拟信号转换为数字信号，数字低通滤波模块完成高频噪声滤波，交流B码解调模块完成码型解调得到直流B码信号，直流B码解码及相位补偿模块完成B码时间解译、PPS秒脉冲提取及其相位补偿；该方法通过FPGA实现，具有抗干扰能力强、逻辑资源消耗少、解码精度高的特点，适用于不同幅值和调制比的交流B码信号；与现有技术相比，本发明降低了硬件成本，简化硬件设计，逻辑实现简单，提高系统精度、可靠性和通用性。
-
公开(公告)号：CN115208806B
公开(公告)日：2024-04-30
申请号：CN202210803310.1
申请日：2022-07-07
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明公开了用于NTP服务器响应能力的测试方法及装置，涉及服务器测试领域，方法包括导入NTP客户端参数生成规则、测试参数和被测NTP服务器IP地址；获取被测NTP服务器MAC地址；生成NTP时间同步请求报文；发送NTP时间同步请求报文至NTP服务器，令S1＝S1+1；接收分析的NTP时间同步响应报文，令S2＝S2+1；判断是否停止，若是进步骤7，反之进步骤4；分析NTP时间同步响应报文、发送数量S1和接收数量S2确定NTP服务器测试结果；本方法支持以测试设备与被测NTP服务器之间连接网络最大带宽模拟多NTP客户端产生、接收、分析NTP报文，实现对NTP服务器的处理能力的测试，采用基于FPGA的硬件NTP报文发生器根据模拟的NTP客户端参数自动生成NTP报文，实现以连接网络最大带宽模拟NTP客服端的发送。
-
Patent Agency Ranking
公开(公告)号：CN115208806A
公开(公告)日：2022-10-18
申请号：CN202210803310.1
申请日：2022-07-07
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明公开了用于NTP服务器响应能力的测试方法及装置，涉及服务器测试领域，方法包括导入NTP客户端参数生成规则、测试参数和被测NTP服务器IP地址；获取被测NTP服务器MAC地址；生成NTP时间同步请求报文；发送NTP时间同步请求报文至NTP服务器，令S1＝S1+1；接收分析的NTP时间同步响应报文，令S2＝S2+1；判断是否停止，若是进步骤7，反之进步骤4；分析NTP时间同步响应报文、发送数量S1和接收数量S2确定NTP服务器测试结果；本方法支持以测试设备与被测NTP服务器之间连接网络最大带宽模拟多NTP客户端产生、接收、分析NTP报文，实现对NTP服务器的处理能力的测试，采用基于FPGA的硬件NTP报文发生器根据模拟的NTP客户端参数自动生成NTP报文，实现以连接网络最大带宽模拟NTP客服端的发送。
-
公开(公告)号：CN111082888B
公开(公告)日：2021-12-14
申请号：CN201911355786.8
申请日：2019-12-25
Applicant: 电信科学技术第五研究所有限公司
IPC: H04J3/06 , H04J3/08 , H04J3/16 , H04B10/032 , H04B10/25
Abstract: 本发明公开了一种船用分布式光纤授时系统，包括：时频主机和若干时频分机；所述时频主机包括电源模块，时频控制模块，以及与时频控制模块连接的断电守时模块、多参考源处理模块、时间频率生成模块、显控模块和光纤模块；所述时频分机包括电源模块，时频控制模块，以及与时频控制模块连接的时间频率生成模块和光纤模块；所述时频主机和若干时频分机通过各自的光纤模块采用两路光纤线缆连接形成一个时频级联环路。本发明通过时频主机和时频分机形成时频级联环路提供时频同源时钟，实现了时频设备的统一接口，并统一监测管理。
-
公开(公告)号：CN106230540B
公开(公告)日：2019-03-26
申请号：CN201610622222.6
申请日：2016-08-01
Applicant: 电信科学技术第五研究所有限公司
IPC: H04J3/06
Abstract: 高精度NTP报文接收方法，涉及通信技术。本发明包括下述步骤：1)PHY接口接收报文，FPGA从PHY发到MAC接口的报文中识别出NTP报文，并提取出NTP报文的源IP地址和IP标识数据；2)FPGA记录NTP报文的接收时间戳，并将NTP报文的源IP地址和IP标识数据作为一条数据缓存到存储区；3)CPU处理MAC接收报文，对于其中的NTP报文，根据NTP报文的源IP地址和IP标识从存储区读取出NTP报文的接收时间时间戳。本发明提高了NTP报文/接收发送时间戳的准确性。
-
公开(公告)号：CN107395312A
公开(公告)日：2017-11-24
申请号：CN201710844063.9
申请日：2017-09-19
Applicant: 电信科学技术第五研究所有限公司
IPC: H04J3/06
CPC classification number: H04J3/0602 , H04J3/0635 , H04J3/0641 , H04J3/0658
Abstract: 本发明涉及网络安全领域。具体为一种安全网络时间同步方法及装置。本方法包括密钥协商步骤是客户端通过会话密钥请求和消息认证码请求获取会话密钥、消息认证码，与服务器建立互信；以及时间同步步骤通过时间同步数据帧交互实现安全时间同步。其中客户端向服务器端发送客户端密钥请求数据帧；服务器收到后，向客户端回复服务器会话密钥响应帧；客户端收到服务器会话密钥响应帧后，检查帧格式及内容，获取会话密钥。客户端向服务器发送客户端消息认证码请求帧；服务器收到客户端的客户端消息认证码请求帧后，根据会话密钥、消息内容计算消息认证码，向客户端回复服务器消息认证码响应帧；客户端收到服务器消息认证码响应帧后，检查帧格式及内容，获取消息认证码。
-
公开(公告)号：CN119759177A
公开(公告)日：2025-04-04
申请号：CN202411816046.0
申请日：2024-12-11
Applicant: 电信科学技术第五研究所有限公司
Abstract: 本发明提供了一种基于FPGA的新型时钟控制方法及系统，涉及信号处理技术领域；本发明提供的系统包括：VCXO压控晶振、数模转换器、PLL锁相环模块、DDMTD测量模块和自适应钟控模块；锁相环实现、鉴相算法和钟控算法基于FPGA单芯片执行，硬件设计复杂度低；本发明使用数字双混频时差法(DDMTD)测量获取时钟鉴相结果，配合动态PID钟控算法，快速调整本地时钟频率，实现本地时钟和时钟源之间频率以及相位的快速跟踪和锁定；本发明动态PID钟控算法根据所在状态、时钟频率偏差大小和时钟相位差大小实时动态调整PID算法的参数P，使其具备锁定能力更强，收敛时间更短，反应更迅速的优点。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.055 seconds)
