-
公开(公告)号：CN115967484B
公开(公告)日：2025-05-16
申请号：CN202211696961.1
申请日：2022-12-28
Applicant: 东南大学
IPC: H04L9/06
Abstract: 本发明针对循环体内以及多轮循环体间的数据通信进行分析设计，提供了一种基于可重构密码算法的共享平衡算子循环阵列映射方法。本发明采用平衡节点算子方式对映射图进行优化，使其拥有最小的迭代间隔和最大的流水性能，解决了手工配置流水性能差的问题，节约了大量的人力脑力劳动，不需要人工计算手动添加平衡算子节点。本发明采用共享平衡节点算子的方案处理多扇出的算子平衡节点，使得计算资源最小化以及性能最大化。采用存储数据单元SREG进行传递数据通信，解决了循环体间数据的通信占用较多传递算子资源的问题，节约了大量的硬件资源，进一步提升了流水性能。
-
公开(公告)号：CN115967484A
公开(公告)日：2023-04-14
申请号：CN202211696961.1
申请日：2022-12-28
Applicant: 东南大学
IPC: H04L9/06
Abstract: 本发明针对循环体内以及多轮循环体间的数据通信进行分析设计，提供了一种基于可重构密码算法的共享平衡算子循环阵列映射方法。本发明采用平衡节点算子方式对映射图进行优化，使其拥有最小的迭代间隔和最大的流水性能，解决了手工配置流水性能差的问题，节约了大量的人力脑力劳动，不需要人工计算手动添加平衡算子节点。本发明采用共享平衡节点算子的方案处理多扇出的算子平衡节点，使得计算资源最小化以及性能最大化。采用存储数据单元SREG进行传递数据通信，解决了循环体间数据的通信占用较多传递算子资源的问题，节约了大量的硬件资源，进一步提升了流水性能。
-
公开(公告)号：CN115080055A
公开(公告)日：2022-09-20
申请号：CN202210679223.X
申请日：2022-06-15
Applicant: 东南大学
Abstract: 本发明公开了一种面向信息安全应用的可重构系统芯片编译器、自动编译方法，所述方法包括如下步骤：首先输入密码算法的源程序，然后执行源程序的软件编译功能语法检查，当检查结果通过后采用编译器编译映射，接着采用仿真器运行仿真执行密码算法，由仿真器阵列生成配置码，最后使用仿真器生成的二进制配置码文件来指导硬件行为操作。可重构系统芯片编译器包括源程序输入模块、软件编译功能验证模块、编译映射模块，仿真执行模块、配置码生成模块、硬件调试模块。通过实施本发明，解决现有映射技术不够成熟的情况下，对算法映射人员要求高，算法映射时间周期长，仿真调试困难以及对硬件变化包容性差的问题。
-
公开(公告)号：CN115016765A
公开(公告)日：2022-09-06
申请号：CN202210774431.8
申请日：2022-07-01
Applicant: 东南大学
Abstract: 本发明公开了一种基于NLP表征的高性能Montgomery模乘方法，输入a，b的乘积T；其中TH为T的高256位，TL为T的带有进位信号的低257位部分；计算TL、p的乘积M，二阶NLP表征的乘法仅计算出M的低256位ML；计算ML和invp的乘积Q其中QH为Q的高256位，QL为Q的带有进位信号的低257位部分；QL[255]和TL[255]逻辑或是否为1，若为1则C＝TH+QH+1，若为0则C＝TH+QH；判断C是否大于p，若大于p则输出C‑p，否则输出C。本发明对部分乘法高位数进行忽略，同时提出进位保留累加拆分，即满足功能，同时提高模乘器在性能、功耗和面积上的优势。
-
公开(公告)号：CN105653474B
公开(公告)日：2018-11-06
申请号：CN201511017968.6
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0877 , G06F12/0897
Abstract: 本发明公开了一种面向粗粒度动态可重构处理器的配置缓存控制器，由配置缓存控制逻辑、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存接口、配置缓存解析器和配置缓存控制逻辑组成；上述各组成部分协同工作，实现对配置单元的预取与更新，利用本发明可有效减少可重构阵列读取配置信息所需的时间，提升粗粒度动态可重构系统的性能。
-
Patent Agency Ranking
公开(公告)号：CN106155979A
公开(公告)日：2016-11-23
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
公开(公告)号：CN103761072B
公开(公告)日：2016-08-31
申请号：CN201410046664.1
申请日：2014-02-10
Applicant: 东南大学
IPC: G06F9/30
Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构，包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件：作为连接系统控制内核和可重构阵列的共享寄存器，不仅满足系统对可重构架构调用时的参数传递问题，而且作为阵列上每个单元都可以连接的寄存器，拥有可重构阵列中最大的扇出系数；本地寄存器文件：作为重构处理单元的私有寄存器，数据仅供自己使用；分布式寄存器文件：作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计，解决可重构计算过程中阵列数据的寄存和传输问题，提高阵列中数据变量存储效率和可重构计算性能。
-
公开(公告)号：CN105790808A
公开(公告)日：2016-07-20
申请号：CN201610099729.8
申请日：2016-02-23
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: H04B7/0413 , H04L25/024
Abstract: 本发明提供一种面向MIMO检测的可重构阵列架构，应用于可重构处理器系统中。可重构阵列架构包含通用可重构阵列、特殊可重构阵列及共享存储体。相较于传统的可重构阵列计算架构，本文的架构可以实现多种矩阵运算及多种K值下的完整K?best算法，通过组合异构的可重构阵列，通过灵活的共享存储方式，完成高效的MIMO检测计算。
-
公开(公告)号：CN105656491A
公开(公告)日：2016-06-08
申请号：CN201511015976.7
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: H03M13/11
CPC classification number: H03M13/116
Abstract: 本发明公开了一种基于可配置计算阵列架构的多码率二元QC-LDPC码译码器及译码方法，译码器包括主控制器、主体译码运算器、数据存储单元和数据传输通路；主控制器用于接收译码请求，并提取译码率信息；主体译码运算器包括可配置计算单元阵列、阵列配置控制逻辑单元和配置存储单元，配置存储单用于译码率及对应的存储配置信息，阵列配置控制逻辑单元用于读取并解析配置信息，可配置计算单元阵列根据解析的配置信息进行重构配置以实现对应译码率的译码。本发明可以通过阵列配置控制逻辑单元对具有多功能的可配置计算单元阵列进行功能配置，从而完成不同译码环境下的不同计算需求。
-
公开(公告)号：CN103761072A
公开(公告)日：2014-04-30
申请号：CN201410046664.1
申请日：2014-02-10
Applicant: 东南大学
IPC: G06F9/30
Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构，包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件：作为连接系统控制内核和可重构阵列的共享寄存器，不仅满足系统对可重构架构调用时的参数传递问题，而且作为阵列上每个单元都可以连接的寄存器，拥有可重构阵列中最大的扇出系数；本地寄存器文件：作为重构处理单元的私有寄存器，数据仅供自己使用；分布式寄存器文件：作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计，解决可重构计算过程中阵列数据的寄存和传输问题，提高阵列中数据变量存储效率和可重构计算性能。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.023 seconds)
