半导体装置
    12.
    发明公开

    公开(公告)号:CN1933179A

    公开(公告)日:2007-03-21

    申请号:CN200610127219.3

    申请日:2006-09-12

    Abstract: 在以往的半导体装置中,按照有源区域形成无源区域,由此存在难以在无源区域中得到所希望的耐压特性的问题。在本发明的半导体装置中,以椭圆形状配置有MOS晶体管(1)。椭圆形状的直线区域(L)用作有源区域,椭圆形状的曲线区域(R)用作无源区域。在无源区域中,按照曲线形状形成有P型的扩散层(3)。另外,在无源区域的一部分中,形成有P型的扩散层(4)。而且,P型的扩散层(3、4)形成为浮置扩散层,与绝缘层上的金属层进行电容结合,成为施加规定电位的状态。根据该结构,可以提高无源区域中的耐压特性,并且可以维持有源区域的电流能力。

    半导体集成电路装置
    13.
    发明公开

    公开(公告)号:CN1604328A

    公开(公告)日:2005-04-06

    申请号:CN200410082525.0

    申请日:2004-09-20

    CPC classification number: H01L27/0821 H01L27/0647

    Abstract: 在本发明的半导体集成电路装置(1)中,在第二岛区(9)配置二极管(3)。二极管(3)的阳极区和横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)电连接,二极管(3)的阴极区和功率NPN晶体管(4)的集电极区电连接。由此,横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)与其他岛区的分离区相比为低电位,可以防止流入自由载流子(电子)。

    半导体装置
    14.
    发明授权

    公开(公告)号:CN100454583C

    公开(公告)日:2009-01-21

    申请号:CN200610073802.0

    申请日:2006-03-30

    Abstract: 本发明提供一种半导体装置。在现有的半导体装置中,存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中,在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14),并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且,在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11),与施加了阳极电位的金属层(18)电容耦合。通过该结构,减小耗尽层的大的曲率变化,提高保护二极管(1)的耐压特性。

    半导体集成电路装置
    15.
    发明授权

    公开(公告)号:CN1324709C

    公开(公告)日:2007-07-04

    申请号:CN200410082525.0

    申请日:2004-09-20

    CPC classification number: H01L27/0821 H01L27/0647

    Abstract: 在本发明的半导体集成电路装置(1)中,在第二岛区(9)配置二极管(3)。二极管(3)的阳极区和横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)电连接,二极管(3)的阴极区和功率NPN晶体管(4)的集电极区电连接。由此,横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)与其他岛区的分离区相比为低电位,可以防止流入自由载流子(电子)。

    半导体装置
    16.
    发明公开

    公开(公告)号:CN1855550A

    公开(公告)日:2006-11-01

    申请号:CN200610073802.0

    申请日:2006-03-30

    Abstract: 本发明提供一种半导体装置。在现有的半导体装置中,存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中,在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14),并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且,在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11),与施加了阳极电位的金属层(18)电容耦合。通过该结构,减小耗尽层的大的曲率变化,提高保护二极管(1)的耐压特性。

    半导体装置
    17.
    发明公开

    公开(公告)号:CN1855549A

    公开(公告)日:2006-11-01

    申请号:CN200610073801.6

    申请日:2006-03-30

    Abstract: 本发明提供了一种半导体装置。在现有的半导体装置中,存在有不能将保护元件不受过电压破坏而设置的保护二极管的耐压特性提高的问题。在本发明的半导体装置中,在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)表面形成有肖特基势垒用金属层(14),并在肖特基势垒用金属层(14)的端部(20)的下方形成有P型扩散层(7)。并且,与P型扩散层(7)连结并向阴极区域侧形成P型扩散层(9)。在P型扩散层(9)的上方形成施加了阳极电位的金属层(18),可得到场板效果。通过该结构,减小耗尽层的大的曲率变化,使保护二极管(1)的耐压特性提高。

    半导体集成电路装置
    18.
    发明公开

    公开(公告)号:CN1604327A

    公开(公告)日:2005-04-06

    申请号:CN200410082521.2

    申请日:2004-09-20

    CPC classification number: H01L21/8224 H01L27/0821 H01L29/7322

    Abstract: 在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的第一以及第二岛区(7、8)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区(27)。而且,N型的埋入扩散区(27)与被施加了电源电位的N型的扩散区(25、26)连结。由此,在构成小信号部(2)的区域(7、8)中,由被施加了电源电位的N型的埋入扩散区(27)来区分衬底(4)和外延层(5)。其结果,可防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),可以防止小信号部(2)的误动作。

    半导体集成电路装置
    20.
    发明授权

    公开(公告)号:CN1309080C

    公开(公告)日:2007-04-04

    申请号:CN200410082521.2

    申请日:2004-09-20

    CPC classification number: H01L21/8224 H01L27/0821 H01L29/7322

    Abstract: 在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的第一以及第二岛区(7、8)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区(27)。而且,N型的埋入扩散区(27)与被施加了电源电位的N型的扩散区(25、26)连结。由此,在构成小信号部(2)的区域(7、8)中,由被施加了电源电位的N型的埋入扩散区(27)来区分衬底(4)和外延层(5)。其结果,可防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),可以防止小信号部(2)的误动作。

Patent Agency Ranking