公开(公告)号：CN115482849A

公开(公告)日：2022-12-16

申请号：CN202210597704.6

申请日：2022-05-30

Applicant: 三星电子株式会社

Inventor： 林哉炫 ,  金兑衡 ,  韩相信

IPC: G11C7/18 ,  G11C8/14 ,  H01L27/11

Abstract: 一种半导体器件，包括：第一存储器列组，包括其中设置有多个位单元的多个存储器列；以及第一外围列组，包括其中设置有多个标准单元的多个外围列，其中多个标准单元被配置为通过多条位线执行从多个位单元读取数据/向多个位单元写入数据的操作，其中第一存储器列组和第一外围列组在列方向上彼此对应，并且其中多个外围列中的至少一个具有不同于其他外围列的单元高度的单元高度，该单元高度是在栅极线沿其延伸的行方向上测量的。

公开(公告)号：CN108695319A

公开(公告)日：2018-10-23

申请号：CN201810315561.9

申请日：2018-04-10

Applicant: 三星电子株式会社

Inventor： 金兑衡 ,  都桢湖 ,  文大英 ,  白尚叶 ,  林哉炫 ,  崔在承 ,  韩相信

IPC: H01L27/088 ,  H01L23/528 ,  H01L27/02

CPC classification number: H01L23/528 ,  H01L21/823475 ,  H01L21/823871 ,  H01L23/5226 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/092 ,  H01L27/11807 ,  H01L29/41775 ,  H01L29/45 ,  H01L29/78 ,  H01L2027/11875 ,  H01L23/5283

Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。

公开(公告)号：CN108695272A

公开(公告)日：2018-10-23

申请号：CN201810306289.8

申请日：2018-04-08

Applicant: 三星电子株式会社

Inventor： 李仁学 ,  白尚叶 ,  崔在承 ,  崔贤洙 ,  韩相信

IPC: H01L23/31 ,  H01L23/48

CPC classification number: H01L27/0207 ,  G06F17/5081 ,  H01L21/823821 ,  H01L21/823871 ,  H01L23/5226 ,  H01L23/5286 ,  H01L27/0924 ,  H01L27/1104 ,  H01L29/7848 ,  H01L23/3114 ,  H01L23/481

Abstract: 提供了一种在衬底上包括存储器单元晶体管的半导体装置。半导体装置包括：第一布线层，其位于存储器单元晶体管上，并且包括位线和第一导电图案；第二布线层，其位于第一布线层上，并且包括地线；第一过孔，其介于位线与存储器单元晶体管中的第一存储器单元晶体管的源极/漏极之间，并且将所述位线与源极/漏极电连接；以及第一扩展过孔，其介于地线与存储器单元晶体管中的第二存储器单元晶体管的源极/漏极之间。地线通过第一扩展过孔和第一导电图案电连接至第二存储器单元晶体管的源极/漏极。第一扩展过孔的宽度大于第一过孔的宽度。