包括多倍高度标准单元的集成电路及其设计方法

    公开(公告)号:CN110634857A

    公开(公告)日:2019-12-31

    申请号:CN201910331450.1

    申请日:2019-04-23

    Abstract: 提供了包括多倍高度标准单元的集成电路及其设计方法。根据实施例,集成电路包括半导体衬底、第一至第三电力轨、第一至第三选择栅极线和行连接配线。半导体衬底上的第一至第三电力轨在第一方向上延伸并且在垂直于第一方向的第二方向上顺序地布置。半导体衬底上的第一至第三选择栅极线在第一电力轨和第二电力轨之间的第一区域以及第二电力轨和第三电力轨之间的第二区域上方沿第二方向延伸,并且在第一方向上顺序地布置。半导体衬底上的行连接配线在第一方向上延伸,以连接第一选择栅极线和第三选择栅极线。

Patent Agency Ranking