公开(公告)号：CN116634776A

公开(公告)日：2023-08-22

申请号：CN202310087810.4

申请日：2023-02-02

Applicant: 三星电子株式会社

Inventor： 金胜渊 ,  边大锡

IPC: H10B43/40 ,  H10B43/35 ,  G11C16/34 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C16/30 ,  G11C16/08 ,  G11C7/10

Abstract: 一种非易失性存储器件包括：第一半导体层，包括设置第一存储单元阵列的第一单元区、设置第二存储单元阵列的第二单元区，其中，第一存储单元阵列和第二存储单元阵列均包括多条字线、多个存储单元和多条位线；以及第二半导体层，包括设置连接到第一存储单元阵列和第二存储单元阵列的页缓冲器电路的页缓冲器电路区，其中，当从竖直方向观察时，第一单元区和第二单元区之间的边界区与页缓冲器电路区重叠。

公开(公告)号：CN112038348A

公开(公告)日：2020-12-04

申请号：CN202010446737.1

申请日：2020-05-25

Applicant: 三星电子株式会社

Inventor： 金昶汎 ,  金成勳 ,  金胜渊

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575

Abstract: 提供一种三维存储器装置，包括：第一存储器单元阵列，包括垂直堆叠在基底的顶表面的第一存储器单元阵列区域上的第一存储器单元；第二存储器单元阵列，包括垂直堆叠在顶表面的第二存储器单元阵列区域上的第二存储器单元；多条第一字线，连接到第一存储器单元并包括所述多条第一字线的子集和剩余的第一字线；多条第二字线，连接到第二存储器单元并包括所述多条第二字线的子集和剩余的第二字线；行解码器，包括多个合并传输晶体管，所述多个合并传输晶体管各自公共连接到所述多条第一字线的子集中的相应的一条第一字线和所述多条第二字线的子集中的相应的一条第二字线，行解码器设置在第一存储器单元阵列区域与第二存储器单元阵列区域之间的区域中。