-
公开(公告)号：CN109585559B
公开(公告)日：2024-11-15
申请号：CN201811138537.9
申请日：2018-09-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。
-
公开(公告)号：CN108206180B
公开(公告)日：2023-11-14
申请号：CN201711337430.2
申请日：2017-12-14
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件。一种半导体器件包括第一区中的第一晶体管和第二区中的第二晶体管。第一晶体管包括：第一纳米线、第一栅电极、第一栅极电介质层、第一源极/漏极区和内绝缘间隔物。第一纳米线具有第一沟道区。第一栅电极围绕第一纳米线。第一栅极电介质层在第一纳米线与第一栅电极之间。第一源极/漏极区连接到第一纳米线的边缘。内绝缘间隔物在第一栅极电介质层与第一源极/漏极区之间。第二晶体管包括第二纳米线、第二栅电极、第二栅极电介质层和第二源极/漏极区。第二纳米线具有第二沟道区。第二栅电极围绕第二纳米线。第二栅极电介质层在第二纳米线与第二栅电极之间。第二源极/漏极区连接到第二纳米线的边缘。
-
公开(公告)号：CN111725315B
公开(公告)日：2023-09-12
申请号：CN201911317074.7
申请日：2019-12-19
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 本发明构思涉及集成电路器件及其制造方法。该集成电路器件包括：鳍型有源区，包括在顶部分上的鳍顶表面和具有比鳍顶表面的水平低的最低水平的防穿通凹槽；纳米片堆叠，面对鳍顶表面，纳米片堆叠包括具有从鳍顶表面起的彼此不同的垂直距离的多个纳米片；栅极结构，围绕所述多个纳米片中的每个；源极/漏极区，具有面对所述多个纳米片中的至少一个的侧壁；和防穿通半导体层，包括第一部分和第二部分，第一部分填充防穿通凹槽，第二部分与所述多个纳米片当中的最邻近鳍型有源区的第一纳米片的侧壁接触，防穿通半导体层包括与源极/漏极区的材料不同的材料。
-
公开(公告)号：CN114582865A
公开(公告)日：2022-06-03
申请号：CN202110912217.X
申请日：2021-08-10
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了半导体装置。该半导体装置包括：基底，包括第一区域和第二区域；第一有源图案，在第一区域上，并且包括一对第一源极/漏极图案和第一沟道图案，第一沟道图案包括第一半导体图案；第二有源图案，在第二区域上，并且包括一对第二源极/漏极图案和第二沟道图案，第二沟道图案包括第二半导体图案；支撑图案，在两个垂直相邻的第一半导体图案之间；以及第一栅电极和第二栅电极，在第一沟道图案和第二沟道图案上。第一沟道图案的沟道长度比第二沟道图案的沟道长度大。支撑图案的宽度与第一沟道图案的沟道长度的比率在0.05至0.2的范围内。
-
公开(公告)号：CN112151615A
公开(公告)日：2020-12-29
申请号：CN202010582091.X
申请日：2020-06-23
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/165 , H01L21/336
Abstract: 本发明涉及半导体器件和制造半导体器件的方法。该半导体器件包括：在衬底上的掩埋绝缘层；在掩埋绝缘层上的下半导体层，下半导体层包括第一材料；在下半导体层上的沟道图案，沟道图案与下半导体层间隔开并且包括与第一材料不同的第二材料；以及围绕沟道图案的至少一部分的栅电极。
-
Patent Agency Ranking
公开(公告)号：CN109801913A
公开(公告)日：2019-05-24
申请号：CN201811374372.5
申请日：2018-11-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423
Abstract: 本公开提供了半导体器件。一种半导体器件包括多个沟道、栅极结构和源极/漏极层。多个沟道分别设置在多个水平面处，并在衬底的上表面上在垂直方向上彼此间隔开。栅极结构设置在衬底上，至少部分地围绕每个沟道的表面，并在基本上平行于衬底的上表面的第一方向上延伸。源极/漏极层设置在栅极结构的在第二方向上的相反两侧的每个处并且连接到沟道的侧壁，该第二方向基本上平行于衬底的上表面并基本上垂直于第一方向。栅极结构在第二方向上的长度在从衬底的上表面起在垂直方向上的第一高度处沿着第一方向变化。
-
公开(公告)号：CN109585559A
公开(公告)日：2019-04-05
申请号：CN201811138537.9
申请日：2018-09-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。
-
公开(公告)号：CN109427871A
公开(公告)日：2019-03-05
申请号：CN201810596906.2
申请日：2018-06-11
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本发明提供一种半导体装置，包含衬底；堆叠在衬底上的多个沟道层；围绕多个沟道层的栅极电极；以及在栅极电极的相对侧上的嵌入式源极/漏极层。嵌入式源极/漏极层各自具有第一区域及在第一区域上的第二区域。第二区域具有具备不同成分的多个层。
-
公开(公告)号：CN110875375B
公开(公告)日：2024-12-20
申请号：CN201910466683.2
申请日：2019-05-30
Applicant: 三星电子株式会社
Abstract: 根据示例实施例的半导体器件包括：衬底，在彼此相交的第一方向和第二方向上延伸；纳米线，在所述衬底上并在所述第二方向上彼此间隔开；栅电极，在所述第一方向上延伸且在所述第二方向上彼此间隔开，并围绕所述纳米线以与所述纳米线竖直地叠置；外部隔墙，在所述衬底上并覆盖所述纳米线上的所述栅电极的侧壁；以及隔离层，在所述栅电极之间并在所述第一方向上延伸，其中，所述隔离层的上表面与所述栅电极的上表面齐平。
-
公开(公告)号：CN109427871B
公开(公告)日：2024-05-31
申请号：CN201810596906.2
申请日：2018-06-11
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本发明提供一种半导体装置，包含衬底；堆叠在衬底上的多个沟道层；围绕多个沟道层的栅极电极；以及在栅极电极的相对侧上的嵌入式源极/漏极层。嵌入式源极/漏极层各自具有第一区域及在第一区域上的第二区域。第二区域具有具备不同成分的多个层。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.025 seconds)
