-
公开(公告)号：CN115083464A
公开(公告)日：2022-09-20
申请号：CN202210082099.9
申请日：2022-01-24
Applicant: 三星电子株式会社
Abstract: 一种存储装置包括：存储器内嵌处理器(PIM)电路，所述PIM电路包括被配置为执行内部处理操作的内部处理器；以及接口电路，所述接口电路连接到所述PIM电路，其中，所述接口电路包括：命令地址译码器，所述命令地址译码器被配置为对通过第一引脚接收的命令和地址进行译码以生成内部命令；第二引脚，所述第二引脚被配置为接收与控制PIM操作模式有关的电压信号；和命令模式译码器，所述命令模式译码器被配置为基于所述内部命令和所述电压信号生成至少一个命令模式位(CMB)，所述接口电路基于所述至少一个CMB向所述PIM电路输出内部控制信号以控制所述PIM电路的所述内部处理操作。
-
公开(公告)号：CN107861889A
公开(公告)日：2018-03-30
申请号：CN201710717464.8
申请日：2017-08-21
Applicant: 三星电子株式会社
IPC: G06F12/0802
CPC classification number: G06F3/0607 , G06F3/061 , G06F3/0619 , G06F3/0656 , G06F3/0659 , G06F3/0688 , H04L12/28 , H04L12/4625 , G06F12/0802
Abstract: 提供了一种存储器模块和包括该存储器模块的计算机系统。公开了一种包括主机和存储器模块的计算机系统。主机通过多个通道将多个高速缓存行发送到存储器模块，其中，所述多个高速缓存行包括多个数据元素，主机将具有所述多个数据元素中的目标数据元素的高速缓存行分配给多个通道中的一个通道。所述目标数据元素根据步幅间隔被布置在高速缓存行内。所述步幅间隔是目标数据元素中连续的目标数据元素之间的数据元素的数量。存储器模块包括多个集散引擎，其中，所述多个集散引擎分别与所述多个通道连接的集散引擎，并且在主机的控制下分散或收集目标数据元素。
-
公开(公告)号：CN102446540B
公开(公告)日：2015-12-02
申请号：CN201110317252.3
申请日：2011-10-12
Applicant: 三星电子株式会社
IPC: G11C7/12
CPC classification number: G11C11/4091 , G11C11/4099
Abstract: 本发明提供一种用于数据读出的半导体存储器装置。一种半导体存储器装置，包括存储器单元和第一基准存储器单元。存储器单元包括第一开关元件和用于存储数据的第一电容器。第一开关元件由第一字线来控制，并具有与第一电容器的第一端子相连接的第一端子和与第一位线相连接的第二端子。第一电容器具有用于接收第一板电压的第二端子。第一基准存储器单元包括第一基准开关元件和第一电容器。第一基准开关元件由第一基准字线来控制，并具有与第一基准电容器的第一端子相连接的第一端子和与第二位线相连接的第二端子。第一基准电容器具有接收与第一板电压不同的第一基准板电压的第二端子。
-
公开(公告)号：CN111679785B
公开(公告)日：2025-03-11
申请号：CN202010147089.X
申请日：2020-03-05
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。存储器装置包括具有存储体的存储器、存储器内置处理器(PIM)电路和控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。
-
公开(公告)号：CN114153373A
公开(公告)日：2022-03-08
申请号：CN202110408578.0
申请日：2021-04-15
Applicant: 三星电子株式会社
Inventor： 埃尔德霍·帕蒂亚卡拉·通布拉·马修 , 阿尼鲁德·比鲁尔·基兰 , 柳鹤洙 , 普拉富·拉梅什·奥拉坎
IPC: G06F3/06
Abstract: 一种存储器系统，包括：存储器设备，包括存储器组和数据总线管理电路；以及主机，耦接到所述存储器设备。所述主机包括：存储器控制器，检测由至少一个应用发起的用于对存储在所述存储器设备内的数据执行至少一个操作的至少一个触发，所述至少一个操作包括数据拷贝操作和数据处理操作中的至少一种；以及通过使用至少一个缓存器填充命令和至少一个缓存器拷贝命令、实现所述存储器设备的数据总线管理电路和所述存储器组中的至少一个存储器组之间的数据的移动而无需与所述主机交换数据，对所述存储器设备内的数据执行所述至少一个操作。
-
Patent Agency Ranking
公开(公告)号：CN110781105A
公开(公告)日：2020-02-11
申请号：CN201910201920.2
申请日：2019-03-18
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 提供了一种存储设备、一种操作存储设备的方法和一种系统。存储设备包括存储单元阵列和执行内部处理操作的存储器内处理器(PIM)。在内部处理模式下，存储设备基于存储在存储单元阵列中的内部处理信息通过PIM来执行内部处理操作。当内部处理信息是指示内部处理操作的类型的内部处理操作命令时，存储设备将包括内部处理读取命令和内部处理写入命令的内部处理操作命令输出到主机设备。主机设备向存储设备发出从数据事务命令和内部处理操作命令中确定的优先命令。
-
公开(公告)号：CN103187092A
公开(公告)日：2013-07-03
申请号：CN201210591062.5
申请日：2012-12-31
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C16/06
CPC classification number: G11C11/4063 , G11C11/406 , G11C14/00 , G11C14/0018 , G11C16/06 , G11C29/783 , G11C2211/4061
Abstract: 一种半导体存储器件包括包含通过第一地址存取的多个区域的单元阵列，其中所述多个区域包括分别具有不同存储特性的至少两组区域。所述器件进一步包括用于指示多个区域中的每一个属于至少两组中的哪个组的组信息的非易失性存储的非易失性阵列。
-
公开(公告)号：CN102982848A
公开(公告)日：2013-03-20
申请号：CN201210328280.X
申请日：2012-09-06
Applicant: 三星电子株式会社
IPC: G11C29/12
CPC classification number: G11C29/50 , G11C11/41 , G11C29/783 , G11C2029/0409 , G11C2029/4402
Abstract: 一种半导体器件，包括：包括多个存储器单元的第一存储器区域；测试单元，被配置成测试所述第一存储器区域，并从所述多个存储器单元中检测弱位；和，第二存储器区域，被配置成存储所述第一存储器区域的弱位地址（WBA），和预期要被存储在弱位中的数据，其中，所述第一存储器区域和所述第二存储器区域包括不同类型的存储器单元。
-
公开(公告)号：CN102820049A
公开(公告)日：2012-12-12
申请号：CN201210187813.7
申请日：2012-06-08
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
CPC classification number: G06F11/1068 , G06F3/0619 , G06F3/0644 , G06F3/0652 , G06F3/0679 , G06F11/106 , G11C11/40 , G11C11/406 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C29/52 , G11C2029/0409 , G11C2029/0411
Abstract: 以第一频率对存储器件的相应部分执行至少一次不带有清理的刷新。此外，以小于第一频率的第二频率对存储器件的相应部分执行至少一次带有清理的刷新。从而，执行带有数据清理的刷新操作以避免数据错误累积。此外，还执行不带有数据清理的刷新操作以减少因数据清理所致的过度功耗。
-
公开(公告)号：CN111679785A
公开(公告)日：2020-09-18
申请号：CN202010147089.X
申请日：2020-03-05
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。存储器装置包括具有存储体的存储器、存储器内置处理器(PIM)电路和控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.025 seconds)
