公开(公告)号：CN119031718A

公开(公告)日：2024-11-26

申请号：CN202311732718.5

申请日：2023-12-15

Applicant: 三星电子株式会社

Inventor： 权俊瑛 ,  金俊亨 ,  金志荣 ,  成锡江

IPC: H10B43/27 ,  H10B43/40 ,  H10B43/30

Abstract: 一种半导体器件，包括：衬底，具有单元阵列区域和接触区域；栅极堆叠结构，位于单元阵列区域中，并且包括交替地堆叠在衬底上的多个层间绝缘层和多个栅电极；栅极图案堆叠结构，位于接触区域中，并且包括从多个栅电极延伸的多个栅极图案、以及与多个栅极图案交替地堆叠的多个绝缘层；沟道结构，穿透栅极堆叠结构，并且在与衬底交叉或相交的方向上延伸；以及栅极接触部分，在接触区域中，并且穿透栅极图案堆叠结构的至少一部分以电连接到栅极图案，多个绝缘层包括第一绝缘层和第二绝缘层，第二绝缘层包括与第一绝缘层中包括的材料不同的材料。

公开(公告)号：CN118102722A

公开(公告)日：2024-05-28

申请号：CN202311554634.7

申请日：2023-11-20

Applicant: 三星电子株式会社

Inventor： 金宰浩 ,  梁宇成 ,  权俊瑛 ,  金志荣 ,  成锡江

IPC: H10B41/35 ,  H10B41/27 ,  H10B41/41 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40

Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括第一基底结构和连接到第一基底结构的第二基底结构，第一基底结构包括基底、在基底上的电路元件、在电路元件上的第一互连结构以及在第一互连结构上的第一金属接合层，第二基底结构包括板层、在板层下方沿第一方向彼此堆叠并间隔开的栅电极、穿过栅电极并在第一方向上延伸的沟道结构、穿过栅电极并在第二方向上延伸的分离区域、在栅电极和沟道结构下方的第二互连结构、在第二互连结构下方并连接到第一金属接合层的第二金属接合层以及在第二金属接合层之间、在第二方向上延伸并包括绝缘材料的虚设图案层。

公开(公告)号：CN119451114A

公开(公告)日：2025-02-14

申请号：CN202410287743.5

申请日：2024-03-13

Applicant: 三星电子株式会社

Inventor： 权俊瑛 ,  金志荣 ,  金俊亨 ,  成锡江

IPC: H10B41/41 ,  H10B41/35 ,  H10B41/27 ,  H10B43/40 ,  H10B43/35 ,  H10B43/27 ,  H10B12/00

Abstract: 本公开涉及三维(3D)半导体存储器件和包括其的电子系统。示例3D半导体存储器件包括：外围电路结构，所述外围电路结构位于外围基板上；堆叠结构，所述堆叠结构包括堆叠在所述外围电路结构上的多个栅电极；n掺杂图案，所述n掺杂图案位于所述堆叠结构上；竖直结构，所述竖直结构穿过所述堆叠结构延伸到所述n掺杂图案中；p掺杂图案，所述p掺杂图案位于所述n掺杂图案上；以及未掺杂图案，所述未掺杂图案位于所述n掺杂图案和所述p掺杂图案之间。所述p掺杂图案包括：p掺杂水平图案，所述p掺杂水平图案位于所述未掺杂图案上；以及p掺杂竖直图案，所述p掺杂竖直图案延伸穿过所述未掺杂图案和所述n掺杂图案并且与所述竖直结构接触。

公开(公告)号：CN111354735B

公开(公告)日：2025-01-24

申请号：CN201910752389.8

申请日：2019-08-15

Applicant: 三星电子株式会社

Inventor： 金英宇 ,  权俊瑛 ,  李呈焕 ,  成政泰 ,  申智敏

IPC: H10B43/35 ,  H10B43/27 ,  H10B43/40 ,  H10B43/10

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，具有单元区域和扩展区域；沟道结构，设置在单元区域中且在基本垂直于基底的上表面的第一方向上延伸；栅电极层，围绕沟道结构，并且堆叠成在第一方向上彼此分隔开且在基本垂直于第一方向的第二方向上延伸；以及字线切口，在第一方向上切割栅电极层且在第二方向上连续延伸。至少一个字线切口是具有扩展部分的扩展字线切口，该扩展部分在沿第二方向延伸的预定区域中具有位于与至少一个字线切口同一水平处的剩余的字线切口的面积不同的面积。

公开(公告)号：CN117746948A

公开(公告)日：2024-03-22

申请号：CN202311204582.0

申请日：2023-09-18

Applicant: 三星电子株式会社

Inventor： 权俊瑛 ,  金志荣 ,  金俊亨 ,  成锡江

IPC: G11C16/04 ,  G11C16/30

Abstract: 本发明提供一种半导体器件和包括该半导体器件的电子系统，该半导体器件包括：外围电路结构，包括多个电路区；单元阵列结构，包括一对存储单元块，所述一对存储单元块在第一方向上与外围电路结构重叠，并且在垂直于第一方向的第二方向上间隔开，外围电路连接区在其间，其中所述多个电路区中的第一电路区在第一方向上与外围电路连接区重叠；以及至少一个接触插塞，从外围电路连接区在第一方向上延伸，并且包括第一端部和第二端部，第一端部配置为连接到包括在第一电路区中的至少一个电路并且面对第一电路区，第二端部配置为连接到外部连接端子。

公开(公告)号：CN117651417A

公开(公告)日：2024-03-05

申请号：CN202311121884.1

申请日：2023-09-01

Applicant: 三星电子株式会社

Inventor： 权俊瑛 ,  郑多云 ,  金志荣 ,  成锡江 ,  梁宇成

IPC: H10B43/30 ,  G11C11/4093 ,  G11C11/4094 ,  G11C11/4097 ,  H10B43/35 ,  H10B43/20 ,  H10B43/10 ,  H10B63/00 ,  H10B41/10 ,  H10B41/20 ,  H10B41/30 ,  H10B41/35

Abstract: 半导体装置包括：第一导电板结构和第二导电板结构，第一导电板结构和第二导电板结构在半导体芯片上布置在相同的竖直水平处，并且在半导体芯片上彼此水平地间隔开；第一结构，其位于第一导电板结构上并且包括第一分离结构和第一存储器块；以及第二结构。其位于第二导电板结构上并且包括第二分离结构和第二存储器块。第一存储器块通过第一分离结构彼此间隔开，并且在第一水平方向上彼此平行地延伸。第二存储器块通过第二分离结构彼此间隔开，并且在第二水平方向上彼此平行地延伸。第一水平方向和第二水平方向平行于第一导电板结构的上表面并且彼此垂直。