公开(公告)号：CN109786334B

公开(公告)日：2023-11-07

申请号：CN201811324293.3

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  金锡勋 ,  李承勋 ,  许洋 ,  柳廷昊 ,  柳宗烈 ,  曹荣大

IPC: H01L21/8238

Abstract: 提供了一种半导体器件及其形成方法。该方法可以将掺杂剂注入到衬底中以形成初始杂质区并加热衬底以将初始杂质区转换成杂质区。加热衬底可以在约800℃至约950℃的环境温度下执行约20分钟至约50分钟。该方法还可以包括在杂质区中形成第一沟槽和第二沟槽以限定有源鳍，以及分别在第一沟槽和第二沟槽中形成第一隔离层和第二隔离层。第一隔离层和第二隔离层可以暴露有源鳍的相反侧。该方法还可以包括形成在有源鳍的相反侧和上表面上延伸的栅极绝缘层，以及形成横越有源鳍的栅电极。

公开(公告)号：CN114664820A

公开(公告)日：2022-06-24

申请号：CN202111256976.1

申请日：2021-10-27

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  金奇奂 ,  张星旭 ,  曹荣大

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/06

Abstract: 一种集成电路(IC)器件包括在衬底上在第一横向方向上纵长地延伸的鳍型有源区。纳米片在垂直方向上与鳍型有源区的鳍顶表面分开。内绝缘间隔物位于衬底与纳米片之间。栅极线包括主栅极部分和子栅极部分。主栅极部分在纳米片上在第二横向方向上纵长地延伸。子栅极部分一体地连接至主栅极部分，并且位于衬底与纳米片之间。源极/漏极区与内绝缘间隔物和纳米片接触。源极/漏极区包括单晶半导体主体和从内绝缘间隔物穿过单晶半导体主体线性地延伸的至少一个下堆垛层错面。

公开(公告)号：CN110137258A

公开(公告)日：2019-08-16

申请号：CN201910103248.3

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 柳宗烈 ,  柳廷昊 ,  郑秀珍 ,  曹荣大

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体器件包括：在衬底中的阱区；在阱区上的半导体图案，该半导体图案包括杂质；以及在半导体图案上的栅电极。半导体图案中的杂质的浓度在从半导体图案的与栅电极相邻的上部到半导体图案的与阱区相邻的下部的方向上增大。

公开(公告)号：CN109786334A

公开(公告)日：2019-05-21

申请号：CN201811324293.3

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  金锡勋 ,  李承勋 ,  许洋 ,  柳廷昊 ,  柳宗烈 ,  曹荣大

IPC: H01L21/8238

Abstract: 提供了一种半导体器件及其形成方法。该方法可以将掺杂剂注入到衬底中以形成初始杂质区并加热衬底以将初始杂质区转换成杂质区。加热衬底可以在约800℃至约950℃的环境温度下执行约20分钟至约50分钟。该方法还可以包括在杂质区中形成第一沟槽和第二沟槽以限定有源鳍，以及分别在第一沟槽和第二沟槽中形成第一隔离层和第二隔离层。第一隔离层和第二隔离层可以暴露有源鳍的相反侧。该方法还可以包括形成在有源鳍的相反侧和上表面上延伸的栅极绝缘层，以及形成横越有源鳍的栅电极。

公开(公告)号：CN110299358B

公开(公告)日：2024-02-06

申请号：CN201910068503.5

申请日：2019-01-24

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  柳廷昊 ,  柳宗烈 ,  曹荣大

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：从衬底突出的有源图案；多个栅极结构，每个栅极结构包括栅电极并交叉有源图案；以及在所述多个栅极结构之间的源极/漏极区域，其中源极/漏极区域包括与有源图案中的凹陷区域的底表面接触的高浓度掺杂层、与高浓度掺杂层的上表面和凹陷区域的侧壁接触的第一外延层、以及在第一外延层上的第二外延层，并且高浓度掺杂层具有与凹陷区域的底表面接触的第一区域以及与凹陷区域的侧壁接触的第二区域，第一区域比第二区域宽。

公开(公告)号：CN114678355A

公开(公告)日：2022-06-28

申请号：CN202111391234.X

申请日：2021-11-23

Applicant: 三星电子株式会社

Inventor： 金奇奂 ,  张星旭 ,  郑秀珍 ,  曹荣大

IPC: H01L27/088 ,  H01L21/8234

Abstract: 公开了半导体装置。所述半导体装置包括：有源区，在第一方向上延伸；多个沟道层，在有源区上；栅极结构，在第二方向上延伸；以及源区/漏区，设置在有源区上，并且连接到多个沟道层中的每个，其中，源区/漏区包括：第一外延层，具有下端部分和沿着多个沟道层的侧表面连续延伸的侧壁部分，并且第一外延层掺杂有第一杂质；以及第二外延层，在第一外延层上，具有与第一外延层的成分不同的成分，并且掺杂有第二杂质，其中，第一杂质在第一外延层的成分中的扩散率低于第二杂质在第一外延层的成分中将具有的扩散率。

公开(公告)号：CN111952371A

公开(公告)日：2020-11-17

申请号：CN202010200281.0

申请日：2020-03-20

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  金奇奂 ,  张星旭 ,  曹荣大

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/06

Abstract: 提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案，所述有源图案包括凹槽，所述凹槽具有“V”形；位于所述凹槽上的生长阻止图案；位于所述有源图案的在所述凹槽的相对侧的部分上的栅极结构；在垂直于所述衬底的上表面的竖直方向上彼此间隔开的沟道，每个所述沟道延伸穿过所述栅极结构之一；以及位于所述生长阻止图案上的源/漏层，所述源/漏层接触所述沟道。

公开(公告)号：CN111415991A

公开(公告)日：2020-07-14

申请号：CN202010016458.1

申请日：2020-01-07

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  金奇奂 ,  郑秀珍 ,  金奉秀 ,  曹荣大

IPC: H01L29/78 ,  H01L29/08

Abstract: 一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。

公开(公告)号：CN111415990A

公开(公告)日：2020-07-14

申请号：CN202010014972.1

申请日：2020-01-07

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  曹荣大 ,  金奇奂 ,  郑秀珍

IPC: H01L29/78 ,  H01L29/10

Abstract: 半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。

公开(公告)号：CN110299358A

公开(公告)日：2019-10-01

申请号：CN201910068503.5

申请日：2019-01-24

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  柳廷昊 ,  柳宗烈 ,  曹荣大

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：从衬底突出的有源图案；多个栅极结构，每个栅极结构包括栅电极并交叉有源图案；以及在所述多个栅极结构之间的源极/漏极区域，其中源极/漏极区域包括与有源图案中的凹陷区域的底表面接触的高浓度掺杂层、与高浓度掺杂层的上表面和凹陷区域的侧壁接触的第一外延层、以及在第一外延层上的第二外延层，并且高浓度掺杂层具有与凹陷区域的底表面接触的第一区域以及与凹陷区域的侧壁接触的第二区域，第一区域比第二区域宽。