公开(公告)号：CN116896891A

公开(公告)日：2023-10-17

申请号：CN202310324949.6

申请日：2023-03-29

Applicant: 三星电子株式会社

Inventor： 成政泰 ,  张允瑄 ,  崔茂林

IPC: H10B41/41 ,  H10B43/40 ,  H10B41/35 ,  H10B43/35 ,  H10B12/00 ,  G11C11/40 ,  G11C11/4063

Abstract: 本公开涉及一种半导体器件和包括该半导体器件的电子系统。该半导体器件包括：第一半导体结构，包括下接合结构；以及第二半导体结构，包括设置在第一半导体结构上的第二基板、在垂直于第二基板的下表面的第一方向上堆叠并彼此间隔开的栅电极、接合到下接合结构的上接合结构、设置在第二基板的上表面上并电连接到沟道层且包括金属材料的板导电层、以及穿透全部栅电极并在垂直于第一方向的第二方向上延伸的隔离结构。隔离结构包括垂直导电层，该垂直导电层从板导电层延伸并与板导电层集成，并且包括与板导电层的金属材料相同的金属材料。

公开(公告)号：CN116171046A

公开(公告)日：2023-05-26

申请号：CN202211496656.8

申请日：2022-11-24

Applicant: 三星电子株式会社

Inventor： 张允瑄 ,  崔茂林 ,  成政泰

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 半导体存储器件具有外围逻辑结构，该外围逻辑结构包括外围逻辑衬底和外围逻辑衬底上的外围逻辑绝缘膜。单元阵列结构包括顺序堆叠在外围逻辑结构上的单元衬底和源极结构。旁路过孔将单元衬底和外围逻辑衬底电连接。旁路过孔在单元衬底上具有在第一方向和第二方向中的至少一个方向上延伸的线形。第一方向和第二方向平行于单元衬底的上表面。

公开(公告)号：CN118785713A

公开(公告)日：2024-10-15

申请号：CN202410333448.9

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  金兑勇 ,  沈善一 ,  李旼熹 ,  张允瑄 ,  郑夏迎

IPC: H10B41/50 ,  H10B41/27 ,  H10B43/27 ,  H10B43/50 ,  H10B80/00

Abstract: 一种半导体器件包括：第一半导体结构，包括第一衬底、以及在第一衬底上的下接合结构；以及第二半导体结构，包括第二衬底、以及接合到下接合结构的上接合结构。第二半导体结构还包括在第二衬底上的过孔图案、包括与第二衬底的材料不同的材料的源极接触焊盘、电连接到源极接触焊盘的源极接触插塞、在源极接触焊盘上的源极接触过孔、以及将过孔图案电连接到源极接触插塞的互连线。过孔图案的下表面比源极接触过孔的下表面更远离第一衬底，并且第二衬底的上表面比源极接触焊盘的上表面更远离第一衬底。

公开(公告)号：CN117059136A

公开(公告)日：2023-11-14

申请号：CN202310509128.X

申请日：2023-05-08

Applicant: 三星电子株式会社

Inventor： 成政泰 ,  张允瑄 ,  崔茂林

IPC: G11C5/02 ,  G11C7/18 ,  G11C8/14

Abstract: 提供非易失性存储器装置和非易失性存储器系统。所述非易失性存储器装置包括：多条金属线，沿第一方向延伸，并且沿与第一方向交叉的第二方向堆叠；多个单元结构，穿过所述多条金属线，并且沿第二方向延伸；多个延伸区域；板共源极线接触件，与共源极线连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有所述多个单元结构的至少两个中；以及输入/输出金属接触件，与外部连接垫连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有板共源极线接触件的至少两个中。

公开(公告)号：CN116096091A

公开(公告)日：2023-05-09

申请号：CN202211222032.7

申请日：2022-10-08

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  成政泰 ,  张允瑄

IPC: H10B43/27 ,  H10B43/00

Abstract: 公开了一种半导体装置。所述半导体装置包括包含单元区域和外围电路区域的第一基底和第二基底、第一栅电极结构和第二栅电极结构、第一沟道和第二沟道以及第一晶体管至第三晶体管。第一栅电极结构和第二栅电极结构在竖直方向上包括第一栅电极和第二栅电极。第一沟道和第二沟道延伸穿过第一栅电极结构和第二栅电极结构。第一晶体管在外围电路区域上。第二栅电极结构在第一栅电极结构和第一晶体管上。第二晶体管和第三晶体管在第二栅电极结构上。第二基底在第二晶体管和第三晶体管上。第一沟道和第二沟道彼此不直接接触，彼此电连接，并且从第二晶体管接收电信号。第一晶体管和第三晶体管将电信号施加到第一栅电极和第二栅电极结构。

公开(公告)号：CN115996575A

公开(公告)日：2023-04-21

申请号：CN202210996420.4

申请日：2022-08-18

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  张允瑄

IPC: H10B41/41 ,  H10B41/50 ,  H10B41/27 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27 ,  H10B12/00

Abstract: 提供了一种非易失性存储器件，包括：第一结构，该第一结构包括第一衬底、外围电路、第一绝缘结构、多个第一接合焊盘、以及第一互连结构；第二结构，该第二结构包括导电蚀刻停止层、公共源极线层、包括交替堆叠的栅极层和层间绝缘层的堆叠结构、穿透堆叠结构的单元区域的多个沟道结构、第二绝缘结构、多个第二接合焊盘、以及第二互连结构，并且该第二结构接合到第一结构；以及连接层，该连接层包括第三绝缘结构、输入/输出通孔、以及输入/输出焊盘，其中，第二绝缘结构和第三绝缘结构之间的界面设置在导电蚀刻停止层的顶表面和底表面之间的竖直高度处。