-
公开(公告)号:CN102073530A
公开(公告)日:2011-05-25
申请号:CN201010611580.X
申请日:2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F9/45
Abstract: 本发明提供了一种多条正则表达式的增量分组方法,在不降低实时性的同时,同样的硬件空间大小,可增加了硬件处理正则式的数量,从而改善了系统工作的硬件处理能力。根据硬件的并行空间的大小,自动进行分组编译,已帮助FPGA实现并行匹配的功能。