公开(公告)号：CN202049479U

公开(公告)日：2011-11-23

申请号：CN201120063397.0

申请日：2011-03-11

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 李仁刚

IPC: G06F11/267

Abstract: 一种物理层芯片的验证板，包括：第一、第二现场可编程门阵列FPGA芯片，用于存放待验证芯片的配置位流文件的第一、第二只读存储器，用于控制上电时序的第一、第二复杂可编程逻辑器件CPLD；用于提供待验证芯片逻辑的差分参考时钟的第一时钟芯片，与所述第一、第二FPGA芯片相连；用于提供待验证芯片链路层接口的参考时钟的第二时钟芯片，与所述第一、第二FPGA芯片相连；所述第一/第二CPLD通过所述第一/第二只读存储器与所述第一/第二FPGA芯片相连。本实用新型能采用FPGA实现高端服务器产品研制阶段传输链路物理层芯片的验证。

公开(公告)号：CN202049478U

公开(公告)日：2011-11-23

申请号：CN201120063320.3

申请日：2011-03-11

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 李仁刚

IPC: G06F11/26

Abstract: 一种高端服务器控制器芯片的验证板，包括：第一总线、第二总线、输入端子、输出端子、用于保存待验证芯片逻辑的初始化信息的只读存储器；各用于装载一个控制器芯片组逻辑位流的两个FPGA芯片组；各个FPGA芯片组分别与所述第一、第二总线、只读存储器、电源相连；各组FPGA的输入端/输出端与所述输入/输出端子相连。本实用新型采用FPGA实现高端服务器控制器芯片验证时的庞大的逻辑量。