一种满足时标传递的开关量逻辑运算方法

    公开(公告)号:CN101727073B

    公开(公告)日:2011-07-20

    申请号:CN200810172530.9

    申请日:2008-10-27

    Abstract: 本发明公开了一种满足时标传递的开关量逻辑运算方法,其特征在于:所述的实现方法为:a、由实时数据库向计算任务发送变化的开关量数据;b、将输送进数据区中变化的开关量数据采用哈希表结构存储;c、在计算任务启动的同时读取解析源表达式,通过解析将文本格式逻辑方程转换为自定义格式存储的逻辑表达式;d、于计算任务中直接调用步骤b中存储的开关量数据和步骤c中按自定义格式存储的逻辑表达式,执行计算;e、将计算任务的结果写入实时数据库。本发明提高了计算效率,将250个逻辑方程包含700个左右的开关量在40ms内完成计算;解决了开关量采集周期为40ms的情况下,运算不丢数据,运算正确,计算效率高。

    一种用于冗余服务器切换的双机切换装置

    公开(公告)号:CN101741532A

    公开(公告)日:2010-06-16

    申请号:CN200810173676.5

    申请日:2008-11-07

    Abstract: 本发明涉及一种用于冗余服务器切换的双机切换装置,尤指一种用于核电站数字化仪控系统的核心子系统中的主中央服务器与热备服务器构成的冗余装置,是一种基于计算机PCI-E总线的扩展卡,其特征在于该装置包括对计算机接收到的数据进行解串和控制装置中产生的数据进行串化的转换桥接芯片组,转换后的数据存储在存储器中,控制装置产生和接收脉冲信号进行逻辑运算和控制,通过光耦和三极管外围电路完成输入输出的逻辑驱动,监视该装置切换状态,主热备计算机状态以及冗余服务器切换的双机切换装置间电缆连接状态的监视设备与控制装置连接。以达到安全可靠快速切换的目的。

    一种实现快速切换的KVM装置

    公开(公告)号:CN101739137A

    公开(公告)日:2010-06-16

    申请号:CN200810175828.5

    申请日:2008-11-05

    Abstract: 本发明是一种实现快速切换的KVM装置,能实现键盘鼠标的平滑快速自动切换,同时支持硬件按钮切换和软件按钮切换两种手动切换方式,大大提高了使用的灵活方便性本发明的KVM切换器同6台主机相连。因使用中6台主机需要同时显示,故只切换鼠标和键盘,而不切换显示器,每台主机仍保留各自的显示器,KVM端没有显示器。KVM在工作时,鼠标可以在各主机的显示器上连续平滑的移动和自动切换。在切换方式上,除了保留传统的KVM切换硬件手动切换方式外,还增加了两种切换方式:通过主机屏幕上的软件按钮手动切换和通过鼠标的滑动自动切换。

    安全显示单元响应时间测试系统和方法

    公开(公告)号:CN107562590B

    公开(公告)日:2024-08-13

    申请号:CN201710760882.5

    申请日:2017-08-30

    Abstract: 本发明涉及核电行业安全显示设备性能测试的技术领域,为了解决现有安全显示单元响应时间测试结果不准确的技术问题,本发明提供一种安全显示单元响应时间测试系统和方法;所述系统包括:与安全显示单元连接的第一信号输入模块;独立于所述安全显示单元的第二信号输入模块;信号采样装置,通过第一通道采集所述第二信号输入模块输入的第二操作信号,以及通过第二通道采集所述安全显示单元中显示的输出信号;信号处理装置,基于所述第一信号输入模块和所述第二信号输入模块同时输入信号的情况下,通过所述信号采样装置采集所述安全显示单元的输出信号和所述第二信号输入模块输入的第二操作信号的时间差,获取所述安全显示单元响应时间。

    一种通信协议的验证方法和装置

    公开(公告)号:CN111343184B

    公开(公告)日:2022-08-23

    申请号:CN202010125475.9

    申请日:2020-02-27

    Abstract: 本发明涉及一种通信协议的验证方法和装置,属于通信技术领域,解决了现有技术中测试用例规模庞大、命中率不高、效率较低以及后期发现漏洞后,协议修复成本高的问题。验证方法用于确定通信协议抵御重放攻击的能力,包括:分析通信协议的协议字段;基于协议字段建立通信者模型和攻击者模型,通信者模型包括通信者数据,以及攻击者模型包括攻击者数据,其中,通信者数据包括发送者标识、接收者标识和新鲜性标识,并且攻击者数据包括发送者标识、接收者标识、新鲜性标识和攻击者标识;使用形式化语言进行通信者模型和攻击者模型描述;以及使用形式化工具进行重放攻击检测。实现了准确高效的发现协议漏洞并且在协议设计早期介入,减少修复成本。

    判定FPGA冗余设计的代码与综合后电路一致性的方法和系统

    公开(公告)号:CN108829903B

    公开(公告)日:2021-11-05

    申请号:CN201711096856.3

    申请日:2017-11-09

    Abstract: 本发明属于核电控制的技术领域,为了解决现有技术中综合后仿真方法和形式化一致性验证方法分别存在的不足,提供一种判定FPGA冗余设计的代码与综合后电路一致性的方法和系统;所述方法包括:S1、分别检索FPGA代码中的第一关键词和综合电路对应网表文件中的第二关键词;S2、判断FPGA代码中第一关键词检索得到的第一信号名集合是否属于网表文件中第二关键词检索得到的第二信号名集合的子集;如果是,则综合后电路的信号一致性检测通过;S3、判断FPGA代码文件中声明的所有信号,在综合后电路对应网表文件中是否分别都有一个或多个有用逻辑单元与相应的信号连接;如果是,则综合后电路的逻辑一致性检测通过。

    仪控系统平台逻辑算法块测试装置和方法

    公开(公告)号:CN107797928B

    公开(公告)日:2021-08-31

    申请号:CN201711012315.8

    申请日:2017-10-26

    Abstract: 本发明属于仪控系统的技术领域,为了解决现有技术中存在的算法块功能遍历测试中存在的测试效率低、测试结果不准确的技术问题,本发明提供一种能够同步开展多个算法块的仪控系统平台逻辑算法块测试装置和方法;所述测试装置包括:信号产生模块,用于产生用于测试算法块的测试信号;信号发送模块,同时向待测试仪控系统平台中具有相同属性的算法块发送所述测试信号,使得所述具有相同属性的算法块能够并行处理逻辑运算;信号接收模块,待所述测试仪控系统平台中所述具有相同属性的算法块完成运算处理之后,所述信号接收模块接收所述具有相同属性的算法块的运算结果;测试结果判定模块,确定所述测试结果是否能满足预期要求。

Patent Agency Ranking