公开(公告)号：CN104283742A

公开(公告)日：2015-01-14

申请号：CN201410619192.4

申请日：2014-11-05

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  曾小宝 ,  何倩 ,  陶晓玲 ,  强保华 ,  匡玉雯 ,  卓越

IPC: H04L12/26 ,  H04L29/06

Abstract: 本发明公开一种基于FPGA的网络数据包过滤方法，先采集网络数据包，并将其存储到一个数据缓冲器中，再对其头部信息进行提取，接着将提取到的相关信息存入SRAM中，与此同时将提取到IP地址作为访问SDRAM的地址去读取过滤控制位信息，得出明确通过与否信号，对数据缓冲器中数据让其通过与否，查询成功则数据转发，否则丢弃。通过上位机配置过滤规则集为IP数据包格式以DMA方式传输到底层FPGA中，通过解析并将过滤控制位信息写入SDRAM中，用于过滤查询。上述设计充分发挥FPGA硬件快速并行计算优势，满足线速过滤要求，实现高速网络数据包过滤和统计显示数据流相关信息。

公开(公告)号：CN103118124A

公开(公告)日：2013-05-22

申请号：CN201310056525.2

申请日：2013-02-22

Applicant: 桂林电子科技大学

Inventor： 陶晓玲 ,  王勇 ,  裴杨 ,  李平红 ,  周晴伦

IPC: H04L29/08

Abstract: 本发明为一种基于分层多代理的云计算负载均衡方法，云计算平台经网络连接的多个节点中2个节点为任务监测控代理和资源监控代理，任务监测控代理下任务代理层的1～n个节点为任务子代理，资源监控代理下资源代理层的1～m个节点为资源子代理，各代理共同为云计算平台的管理节点，各管理节点根据负载情况进行任务分配，不同的管理节点分别负责任务监控、资源监控、资源分配等，不同层次的管理节点具有不同的功能，上下层管理节点之间相互通报任务信息和资源信息，协调合作，并发而且高效地处理多个云计算任务，实现云计算平台的负载均衡，提升云计算平台的任务处理能力。

公开(公告)号：CN103117948A

公开(公告)日：2013-05-22

申请号：CN201310057076.3

申请日：2013-02-22

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  刘勇 ,  陶晓玲 ,  何倩

IPC: H04L12/803 ,  H04L12/869

Abstract: 本发明公开一种基于FPGA的分级并行高速网络TCP流重组方法，采用基于FPGA的分级并行结构，作为第一级的主节点对捕获网络数据包实现负载均衡调度，在保证流粒度的前提下，将高速网络数据流瞬时均衡地调度至作为第二级的从节点中；从节点先并发访问快表以及基于哈希的双向循环链表，若访问快表先找到流记录则结束哈希双向循环链表查找流记录，否则将依赖哈希双向循环链表查找结果，从而确定该TCP流的状态，再判定此次访问TCP流记录的数据包是否有序，对于乱序数据包才为其分配存储空间，并以静态链表维护该流中的乱序数据包来实现TCP流局部重组，在保证该TCP流数据包局部有序的前提下，实现该TCP流的数据包整体有序。

公开(公告)号：CN103002575A

公开(公告)日：2013-03-27

申请号：CN201210392447.9

申请日：2012-10-16

Applicant: 桂林电子科技大学

Inventor： 何倩 ,  钱文标 ,  王勇 ,  柴华昕 ,  董庆贺 ,  周晴伦 ,  陶晓玲 ,  杨指挥

IPC: H04W64/00

Abstract: 本发明涉及一种基于粒子群算法的水下无线传感器网络节点定位方法，首先根据GPS定位系统确定部署在水面的锚节点的坐标，再确定待定位节点的三维坐标。待定位节点坐标确定如下：首先利用水深与压强的关系求出节点的水深；然后将水下三维定位问题等效转换为二维定位。待定位节点的二维坐标确定如下：普通节点收集各锚节点的位置与距离信息，保存在一张表List上，然后广播给各锚节点；各锚节点根据表List独立的运行粒子群算法，分别求得各自的最优粒子，并把结果发给待定位节点；待定位节点检测锚节点所求的最优粒子，确定出节点的二维坐标。本发明可以显著减少待定位节点的能量和计算消耗。

公开(公告)号：CN202488476U

公开(公告)日：2012-10-10

申请号：CN201220025711.0

申请日：2012-01-19

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  周晴伦 ,  陶晓玲

IPC: H04L12/26 ,  H04L12/24

Abstract: 本实用新型为网络特征提取装置，本装置的FPGA芯片包括依次相接的时钟分配模块、网络特征提取模块和以太网MAC模块。连接时钟电路的时钟分配模块接入网络特征提取模块，以太网MAC模块连接物理芯片电路。以太网MAC模块含有MAC主模块及与之连接的接收、发送模块和接收、发送缓冲区。FPGA芯片连接2～8个物理芯片电路，连接局域网的主干线或主干交换机、或者出口线或出口路由器，并连接和网络管理设备入侵检测设备、网络流量统计设备、网络行为管理设备、网络计费设备、防火墙设备等。本实用新型以硬件线速接收数据包并提取其网络特征，与网络速度相匹配。