-
公开(公告)号：CN113206093B
公开(公告)日：2022-10-21
申请号：CN202110471016.0
申请日：2021-04-29
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供了一种动态随机存取存储器，包括衬底、晶体管和电容器；所述晶体管设置于所述衬底的上表面；所述电容器设置于所述衬底内部且与所述晶体管电接触，所述电容器包括第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽的朝向方向不同且相连通构成所述电容器的三维骨架，使得可以显著增大电容器的表面积，有利于提升动态随机存取存储器的电容值，减少电容器的刻蚀深度，克服了传统的深槽式电容器刻蚀深度要求很深，存在高深宽比的刻蚀要求和刻蚀速率递减效应的工艺难点，而且使得可以适当增加所述绝缘介质的厚度，从而可以降低漏电流，增加电荷保持时间和减少刷新频率。本发明还提供了一种动态随机存取存储器的制备方法。
-
公开(公告)号：CN112466840B
公开(公告)日：2022-10-21
申请号：CN202011327445.2
申请日：2020-11-24
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供了一种TSV结构及其制备方法，所述TSV结构包括：衬底结构；硅通孔，所述硅通孔设置在所述衬底结构内部且贯穿所述衬底结构；骨架结构，所述骨架结构设置在所述硅通孔内壁；电容器结构，所述电容器结构设置在所述骨架结构外表面，所述电容器结构位于所述硅通孔内部；铜互连结构，所述铜互连结构设置在所述硅通孔内部并贯穿所述衬底结构；其中，所述电容器结构上分别设置有第一顶部接触层和第一底部接触层，所述铜互连结构上下两端分别连接有第二顶部接触层和第二底部接触层，制备得到的结构能够用于芯片之间的导电互连，而且制备的电容器结构具有极高的电容密度，电容器结构和铜互连结构之间没有相互影响。
-
公开(公告)号：CN113035797B
公开(公告)日：2022-09-27
申请号：CN202110240263.X
申请日：2021-03-04
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了一种封装结构，包括：硅衬底，间隔设有若干通孔；隔离介质，设于硅衬底的上表面、硅衬底的下表面和通孔的内侧面；扩散阻挡层，设于通孔内，扩散阻挡层覆盖隔离介质；第一籽晶层，覆盖扩散阻挡层；导电层覆盖第一籽晶层且隔离介质、扩散阻挡层、第一籽晶层和导电层依次层叠将若干通孔填充，本发明通过将芯片与若干所述通孔内的导电层一端都电连接，将基板与若干所述通孔内的导电层的另一端都电连接，从而所述基板和所述芯片通过若干所述通孔内的导电层并联的方式实现连接，当其中一个所述通孔内线路出现短路或损坏，其他所述通孔内线路仍然可以传递信号，从而增加了封装结构的可靠性。另外，本发明还提供了封装结构的制造方法。
-
公开(公告)号：CN111508960B
公开(公告)日：2022-09-16
申请号：CN202010346656.4
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明属于集成电路存储器技术领域，具体为一种低操作电压半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：半导体衬底，具有第一掺杂类型；半浮栅阱区，具有第二掺杂类型；U型槽，贯穿半浮栅阱区，底部处于半浮栅阱区的下边界；第一栅介质层，覆盖U型槽的表面；第一金属栅覆盖第一栅介质层；第二栅介质层覆盖第一金属栅表面和部分半浮栅阱区表面，第二金属栅覆盖第二栅介质层，且第二栅介质层和第二金属栅在U型槽内部均有覆盖；栅极侧墙，位于第一栅极叠层和第二栅极叠层两侧；源电极和漏电极，位于第一栅极叠层和第二栅极叠层两侧。本发明半浮栅晶体管的开关速度增加，操作电压降低；控制栅对U型槽附近的沟道的控制能力有极大增加。
-
公开(公告)号：CN111490046B
公开(公告)日：2022-06-21
申请号：CN202010346658.3
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L29/49 , H01L29/51 , H01L21/8242
Abstract: 本发明属于集成电路存储器技术领域，具体为一种高擦写速度半浮栅存储器及其制备方法。本发明半浮栅存储器包括：含硅半导体衬底，具有第一掺杂类型；半浮栅阱区，具有第二掺杂类型；U型槽，贯穿半浮栅阱区，底部处于半浮栅阱区的下边界；第一栅介质覆盖U型槽表面，在半浮栅阱区形成开口；浮栅覆盖第一栅介质，位于开口处下方的半浮栅阱区形成金属硅化物；第二栅介质层包覆浮栅，控制栅覆盖第二栅介质层；栅极侧墙，位于第一栅极叠层和第二栅极叠层两侧；源区和漏区，具有第二掺杂类型，位于第一、第二栅极叠层两侧。本发明可以增加存储器的擦写速度，显著减小隧穿晶体管源极的接触电阻，增加隧穿晶体管的驱动电流，进一步增加存储器的擦写速度。
-
Patent Agency Ranking
公开(公告)号：CN111477628B
公开(公告)日：2022-06-21
申请号：CN202010346225.8
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/11521 , H01L27/11568
Abstract: 本发明属于集成电路存储器技术领域，具体为一种半浮栅TFT存储器及其制备方法。本发明半浮栅TFT存储器包括：L型背栅；背栅底部上的L型阻挡层，其顶部与所述背栅的顶部相持平；在阻挡层底部上的L型浮栅，其顶部与所述阻挡层的顶部相持平；在浮栅底部的隧穿层，其上表面与所述浮栅的顶部相持平；在隧穿层和浮栅的上表面的沟道；在沟道上的源极和漏极；所述浮栅和沟道均为半导体材料，而且具有相反的导电类型，所述浮栅、所述沟道、所述阻挡层以及所述背栅构成栅控二极管。本发明的半浮栅TFT存储器数据写入和擦除全部通过栅控二极管来实现，可以加快数据擦写速度。
-
公开(公告)号：CN112151537B
公开(公告)日：2022-04-29
申请号：CN202010944423.4
申请日：2020-09-10
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明公开了一种高能量密度纳米电容三维集成结构及其制备方法。通过在硅片表面刻蚀出硅纳米结构并制备第一纳米电容，然后在第一纳米电容表面形成纳米线结构并制备第二纳米电容，将两个纳米电容并联连接，可以显著增大电容密度和能量密度，增强纳米电容的电学可靠性并且有利于纳米电容器件尺寸缩小。
-
公开(公告)号：CN112151536B
公开(公告)日：2022-04-12
申请号：CN202010825862.3
申请日：2020-08-17
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明公开一种纳米电容三维集成结构及其制备方法。该纳米电容三维集成结构包括形成在硅衬底的沟槽内的垂直堆叠的第一纳米电容结构和第二纳米电容结构，两者相互并联连接。本发明能够有效增大纳米电容整体的电容密度，同时简化工艺步骤，降低生产成本。
-
公开(公告)号：CN111769075B
公开(公告)日：2022-04-12
申请号：CN202010561659.X
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/768 , H01L21/3065 , H01L23/48
Abstract: 发明属于集成电路封装技术领域，具体为一种用于系统级封装的TSV无源转接板及其制造方法。本发明通过注入离子在硅片内部形成硅化合物，而后采用湿法腐蚀将顶层硅与体硅分离作为制作无源转接板的基底。本发明能够充分利用硅材料，节约成本。此外，在硅片中所形成的硅化合物可以作为刻蚀阻挡层，进一步简化了工艺步骤。
-
公开(公告)号：CN114300456A
公开(公告)日：2022-04-08
申请号：CN202111528254.7
申请日：2021-12-14
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/11
Abstract: 本发明提供了一种静态随机存取存储器的存储单元结构，包括晶体管单元，所述晶体管单元包括沿第一方向依次设置的第一传输管和第一共栅互补场效应晶体管，所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管和第二传输管，所述第一传输管的沟道和所述第一共栅互补场效应晶体管的沟道均由第一鳍式结构形成，所述第二传输管的沟道和所述第二共栅互补场效应晶体管的沟道均由第二鳍式结构形成，所述第一方向平行于所述第二方向，紧凑的器件排布，降低了所占面积，节约制造成本。本发明还提供了一种存储器。
-
-
-
-
-
-
-
-
-
Search Results
167
records
(took 0.025 seconds)
