-
公开(公告)号：CN108021514B
公开(公告)日：2020-11-06
申请号：CN201610974156.9
申请日：2016-10-28
IPC: G06F12/0868
Abstract: 本发明实施例提供一种缓存替换的方法和设备，涉及数据处理技术领域，用以提高缓存命中率，从而降低系统平均访存时延。该方法可以应用于包括处理器、缓存控制器、缓存和内存的系统中。其中，缓存包括保护区间和优化区间，保护区间内的数据不被替换方法。该方法包括：缓存控制器接收处理器发送的包括待访问数据的地址的访问指令；根据待访问数据的地址确定缓存中未存储有待访问数据；缓存控制器从内存中读取待访问数据；缓存控制器在优化区间中确定待替换缓存块；将待替换缓存块中的数据替换为待访问数据。
-
公开(公告)号：CN107209712B
公开(公告)日：2020-09-25
申请号：CN201580001233.6
申请日：2015-11-16
Applicant: 华为技术有限公司
IPC: G06F11/30
Abstract: 本申请揭示了一种存储系统存储设备及硬盘调度方法。所述存储系统包括M个硬盘组、供电系统和控制器，M为不小于3的自然数。所述M个硬盘组中的每个硬盘组包括至少一个用于存储数据的硬盘，每个硬盘包括非激活状态、启动状态以及工作状态。所述供电系统为所述存储系统提供的电力支持所述M个硬盘组中的一个硬盘组处于工作状态以及另一个硬盘组处于启动状态。所述控制器连接所述M个硬盘组并用于控制所述M个硬盘组中的第一硬盘组中的硬盘处于工作状态以处理第一组业务请求，并在所述第一硬盘组中的硬盘处于工作状态时，控制所述M个硬盘组中的第二硬盘组中的硬盘从非激活状态转换到启动状态，第二硬盘组用于处理第二组业务请求。
-
公开(公告)号：CN109729730B
公开(公告)日：2020-09-04
申请号：CN201780035353.7
申请日：2017-08-31
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种写入信息的方法(200)，应用于NVDIMM，该NVDIMM包括NVDIMM控制器和NVM，该方法(200)包括：NVDIMM控制器从主机接收清除命令，清除命令用于命令NVDIMM控制器以第一写模式清除NVM中的数据，第一写模式为至少两种在NVM上写入信息的模式中的一种(S201)；NVDIMM控制器根据所述清除命令在所述NVM中写入信息(S202)。可以减小在对NVDIMM中的持久性数据进行清除操作时的耗电量。
-
公开(公告)号：CN108027765B
公开(公告)日：2020-06-26
申请号：CN201680004227.0
申请日：2016-03-17
Applicant: 华为技术有限公司
IPC: G06F12/06
Abstract: 一种内存访问方法，用于降低内存访问延时，该方法包括：内存控制器获取访问队列中的第二访问请求(408)，其中，所述访问队列中至少包括第一访问请求以及所述第二访问请求，所述第二访问请求中包括第二行地址以及第二列地址；所述内存控制器确定所述第二行地址命中第二地址范围(409)，其中，所述第二地址范围中的第三行地址指向的行处于激活状态，所述第二行地址与所述第三行地址不同；所述内存控制器根据所述第二访问请求向所述控制电路发送第二访问指令(410)，所述第二访问指令中包含有所述第二列地址以及第二行偏移，其中，所述第二行偏移为所述第二行地址与所述第三行地址的偏移量。
-
公开(公告)号：CN106326135B
公开(公告)日：2020-06-02
申请号：CN201510376718.5
申请日：2015-06-30
IPC: G06F12/02
Abstract: 本发明提供了一种平移非易失性存储器NVM的数据的方法，包括：将动态随机存取存储器DRAM中存储的第一数据映射到非易失性存储器NVM的第一行地址，所述第一数据包括静态数据，所述静态数据为擦写频率小于预设频率的数据；记录映射后的NVM被擦写的次数；若所述映射后的NVM被擦写的次数大于或等于预设次数，则按照预设规则平移所述第一行地址中存储的所述第一数据。本发明还公开了一种平移非易失性存储器NVM的数据的装置。采用本发明，可减少NVM中存储数据的行地址的擦写次数，提高NVM的寿命。
-
Patent Agency Ranking
公开(公告)号：CN111108488A
公开(公告)日：2020-05-05
申请号：CN201780095112.1
申请日：2017-11-07
Applicant: 华为技术有限公司
IPC: G06F12/14
Abstract: 一种内存块回收方法和装置，该方法包括：介质控制器接收内存控制器发送的释放命令，释放命令包括待回收的内存块的内存逻辑地址信息(S201)；介质控制器根据内存逻辑地址信息回收内存块；其中，回收后的内存块为可用内存块(S202)。所述介质控制器在接收到内存控制器发送的释放命令后，根据释放命令中包括的待回收的内存块的内存逻辑地址信息，释放对应的内存块，将内存块回收，提高了介质控制器的介质管理操作效果，进而提高了NVDIMM的存储性能并延长了NVDIMM的寿命。
-
公开(公告)号：CN106201912B
公开(公告)日：2020-04-14
申请号：CN201510232662.6
申请日：2015-05-08
IPC: G06F12/02
Abstract: 本发明实施例公开了一种内存访问方法，用于降低计算机系统的功耗。本发明实施例方法包括：在SCM处于关闭状态且DRAM处于开启状态时，确定计算机系统的负载状态；若计算机系统处于低负载状态，则开启SCM，并将DRAM中的数据写入SCM；当将DRAM中的数据写入SCM后，关闭DRAM。本发明实施例提供的方法在计算机系统处于高负载状态时，使用DRAM作为内存，能够满足高负载计算机系统对容量和速度的需求；在计算机系统处于低负载状态时，使用SCM作为内存，能够减少内存刷新造成的功耗。本发明实施例还提供了相关的计算机系统。
-
公开(公告)号：CN108139994B
公开(公告)日：2020-03-20
申请号：CN201680058616.1
申请日：2016-05-28
Applicant: 华为技术有限公司
IPC: G06F13/16
Abstract: 本发明实施例公开了一种内存访问方法，包括：内存控制器确定访问队列中第一访问集合，所述第一访问集合中包含有连续的多个访问请求；所述内存控制器将所述第一访问集合中的多个访问请求中的部分访问请求的第一bank group地址修改为第二bank group地址；所述内存控制器分别根据修改后的第一访问集合中的第一访问请求和第二访问请求生成第一访问指令和第二访问指令；所述内存控制器按照预设的第一时间间隔分别向所述内存发送所述第一访问指令和所述第二访问指令。上述设定内存访问方法可减少内存访问延时，提高内存的读写速度。
-
公开(公告)号：CN106301389B
公开(公告)日：2019-09-20
申请号：CN201510307128.7
申请日：2015-06-05
Abstract: 本发明实施例公开了一种译码方法和设备；所述译码方法包括：从存储器读取码向量；根据低密度奇偶校验码LDPC算法对所述码向量译码，得到第一数据向量，并确定根据所述LDPC算法译码为所述第一数据向量包括的数值的错误概率；根据校验矩阵校验所述第一数据向量是否正确；如果校验结果为不正确，则将所述第一数据向量中错误概率大于概率阈值的数值作为删除译码算法的删除位，对所述第一数据向量根据所述删除译码算法进行删除译码并得到最终数据向量；将最终数据向量作为译码结果。
-
公开(公告)号：CN109952565A
公开(公告)日：2019-06-28
申请号：CN201680090713.9
申请日：2016-11-16
Applicant: 华为技术有限公司
IPC: G06F12/0811 , G06F12/0877
Abstract: 一种内存访问技术，应用于包括第一级存储器、第二级存储器和内存控制器的计算机系统中。第一级存储器用于缓存所述第二级存储器中的数据。所述内存访问技术中，对于访问与第一级存储器中的第一缓存行具有映射关系的不同内存块的多个访问请求，内存控制器可以将该多个访问请求的标签集中在一起与所述第一缓存行的标签进行比较，以判断所述多个访问请求是否命中所述第一级存储器。在处理所述多个访问请求的过程中，内存控制器只需要从所述第一级存储器中读取一次所述第一缓存行的标签，从而减少了从所述第一级存储器中读取所述第一缓存行的标签的次数，缩短了内存访问延时，提高了内存访问效率。
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.102 seconds)
