-
公开(公告)号：CN110504313A
公开(公告)日：2019-11-26
申请号：CN201910806859.4
申请日：2019-08-29
Applicant: 电子科技大学
IPC: H01L29/739 , H01L21/331 , H01L29/06 , H01L29/423
Abstract: 本发明属于功率半导体器件技术领域，涉及一种横向沟槽型绝缘栅双极晶体管及其制作方法。本发明在保持薄的栅氧化层的同时，在横向引入了具有厚介质层的深沟槽结构，沟槽内部靠近集电极一侧设置接发射极电位的分离栅电极。通过深沟槽结构与N型载流子存储层，提高载流子注入增强效应，降低正向导通压降(Von)；通过接发射极电位的分离栅与栅电极的耦合作用，可以大幅度减少栅电容，尤其是密勒电容，从而提高关断速度，改善导通压降与关断损耗的折中；减少充放电所需栅电荷，降低了开关损耗与对栅驱动能力的要求；减少充放电所需栅电荷，降低了驱动损耗与对栅驱动电路性能的要求；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性。
-
公开(公告)号：CN110504260A
公开(公告)日：2019-11-26
申请号：CN201910806854.1
申请日：2019-08-29
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法。本发明在LIGBT器件结构的基础上，加入载流子存储层，增强电导调制效应，减小器件导通压降；用分离栅包裹栅极的侧面，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降与关断损耗的折中；同时能够减少器件的栅电荷，降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；正向导通时自偏置MOSFET的自开启，钳位电荷存储区电压，减小饱和电流，优化短路安全工作区；关断初期自偏置MOSFET开启，加快抽取漂移区的过剩载流子，减少关断损耗；槽栅左侧埋层能辅助耐压，增加阻断电压；薄的栅氧化层能够降低器件的阈值电压，减小闩锁电流密度。
-
公开(公告)号：CN110459596A
公开(公告)日：2019-11-15
申请号：CN201910806844.8
申请日：2019-08-29
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/423 , H01L29/739 , H01L21/28 , H01L21/331
Abstract: 本发明属于功率半导体器件技术领域，涉及一种横向绝缘栅双极晶体管及其制作方法。本发明在LIGBT器件结构的基础上，加入了载流子存储层，增强了漂移区电导调制效应，减小了器件导通压降；用分离栅包裹栅电极，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降(Vceon)和关断损耗(Eoff)的折中；能够减少器件的栅电荷，减少对驱动电路能力的要求；降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；槽栅底部的厚氧化层能够降低沟槽拐角处的电场，缓解了沟槽底部尖角处的电场集中，有效提高了器件的击穿电压；提高了期间的可靠性；薄的栅氧化层能够降低器件的阈值电压，并能提高闩锁电流密度。
-
公开(公告)号：CN106098763B
公开(公告)日：2019-05-10
申请号：CN201610594302.5
申请日：2016-07-26
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明属于功率半导体集成电路领域，具体提供横向逆导型绝缘栅双极型晶体管(Reverse Conducting‑LIGBT，RC‑LIGBT)及其制备方法，用于抑制传统RC‑LIGBT器件的负阻(snapback)现象，同时改善反向二极管特性，提高器件的稳定性和可靠性。本发明RC‑LIGBT器件通过在器件集电极端引入的复合结构，在正向LIGBT工作模式下完全屏蔽了N型集电区对导通特性的影响，完全消除了负阻(snapback)现象，并具有与传统LIGBT相同的低导通压降，提高了器件的稳定性和可靠性；同时在反向二极管续流工作模式下在集电极端提供了低阻的续流通道，优化了其续流能力，具有小的导通压降。
-
公开(公告)号：CN105870181B
公开(公告)日：2019-01-29
申请号：CN201610414453.8
申请日：2016-06-13
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/417 , H01L21/331 , H01L29/423
Abstract: 本发明属于功率半导体器件技术领域，涉及一种平面栅IGBT及其制作方法。本发明在传统平面栅IGBT器件结构的基础上，在器件JFET区氧化层的上部部分区域引入与发射极连接的电极，所述发射极连接电极与栅极在垂直于MOS沟道长度方向形成间隔分布，在JFET区通过在垂直于MOS沟道长度方向上从栅极往发射极连接电极方向的横向载流子扩散，本发明结构在不影响器件正向导通特性的条件下，减小了器件的栅极电容，特别是栅极‑集电极电容，提高了器件的开关速度，降低了器件的开关损耗，同时不会使器件的阻断特性劣化。
-
Patent Agency Ranking
公开(公告)号：CN109166917A
公开(公告)日：2019-01-08
申请号：CN201810998569.X
申请日：2018-08-29
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/10 , H01L29/08 , H01L29/06 , H01L21/331
Abstract: 一种平面型绝缘栅双极晶体管及其制备方法，属于功率半导体技术领域。本发明在器件靠近发射区外侧的基区上表面引入了禁带宽度相对较小的半导体层或肖特基接触金属，通过异质结或肖特基接触作为少数载流子势垒来增强电导调制效应，减小了器件导通压降、优化了器件正向压降和关断损耗的折中特性；并且由于本发明引入的异质结或肖特基接触在功能上可替代CS层，故有利于减小基区和漂移区形成PN结的电场强度以提高器件击穿电压；并使栅氧化层电场强度在安全值(3MV/cm)以下，从而保证了栅氧化层的可靠性。此外，该器件制作工艺简单可控，与现有工艺兼容性强。
-
公开(公告)号：CN109119463A
公开(公告)日：2019-01-01
申请号：CN201810998571.7
申请日：2018-08-29
Applicant: 电子科技大学
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种横向沟槽型MOSFET器件，属于半导体功率器件技术领域。本发明通过在一个栅极结构周侧形成多晶硅区或肖特基接触金属区，并使得多晶硅区或肖特基接触金属区与漂移区形成具有整流特性的异质结或者肖特基接触。由于异质结或者肖特基接触为多子器件且导通压降相较传统寄生二极管更低，故可以优化器件的反向恢复特性，且实现优异的第三象限通态性能；相对于体外反并联二极管方式，显著减小了电子电力系统体积，降低封装成本，减少互联线及互联线所带来的寄生效应，从而提高了系统的可靠性。同时，针对器件栅介质电场过高问题进行了优化设计，使得器件长久应用可靠性能得以提升。此外，本发明器件的制备方法简单可控、易于实现，促进了半导体功率器件在众多实际应用中的推广。
-
公开(公告)号：CN109065638A
公开(公告)日：2018-12-21
申请号：CN201810961364.4
申请日：2018-08-22
Applicant: 电子科技大学
IPC: H01L29/872 , H01L29/06 , H01L21/331
CPC classification number: H01L29/8725 , H01L29/0607 , H01L29/66143
Abstract: 一种功率二极管器件，属于半导体功率器件领域。其元胞结构包括自下而上依次设置的阴极金属、N+半导体衬底和N‑半导体漂移区，N‑半导体漂移区顶层两侧对称设置沟槽结构，沟槽结构包括自下而上设置的P+半导体保护层和多晶硅，沟槽结构以及沟槽结构之间的N‑半导体漂移区上表面设置阳极金属；阴极金属与N+半导体衬底形成欧姆接触，阳极金属与多晶硅栅形成欧姆接触，阳极金属与N‑半导体漂移区形成肖特基接触，多晶硅栅与N‑半导体漂移区形成异质结。本发明具有高正向电流密度、高反向耐压能力、低反向漏电的特点。
-
公开(公告)号：CN109065635A
公开(公告)日：2018-12-21
申请号：CN201810962570.7
申请日：2018-08-22
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06 , H01L21/329
CPC classification number: H01L29/8618 , H01L29/0688 , H01L29/66136
Abstract: 一种横向二极管器件，属于功率半导体器件技术领域。其元胞结构包括自下而上依次设置的衬底电极、N型半导体衬底、介质层和N‑半导体漂移区，N‑半导体漂移区顶层一侧设置P型半导体基区，另一侧设置N+半导体漏区；N+半导体漏区上表面具有阴极金属；P型半导体基区顶层并排设置P+半导体接触区和N+半导体源区，N+半导体源区位于靠近N+半导体漏区的一侧；N+半导体源区、P型半导体基区和N‑半导体漂移区的上表面设置一个沟槽结构，沟槽结构上具有包括自下而上设置的介质层、多晶硅和阳极金属的栅极结构；P+半导体接触区和N+半导体源区上表面具有阳极金属。本发明具有高正向电流密度、低通态损耗、高整流效率和高电压阻断能力的特点。
-
公开(公告)号：CN109065621A
公开(公告)日：2018-12-21
申请号：CN201810996514.5
申请日：2018-08-29
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/335
Abstract: 一种绝缘栅双极晶体管及其制备方法，属于功率半导体技术领域。本发明通过在传统沟槽型IGBT器件的基区下方引入用以屏蔽漂移区与栅介质层之间电场的埋层并包围栅介质层以及在基区上表面形成肖特基接触金属，在不影响阈值电压等参数的条件下，降低了器件的导通压降，改善了载流子分布，优化了导通压降与关断损耗的折中特性，避免了栅介质层的击穿和高场下的退化，提高了器件的击穿电压和长期工作可靠性。并且本发明器件的制作工艺与现有工艺兼容性强，操作简单可控，有利于实现大规模生产。
-
-
-
-
-
-
-
-
-
Search Results
201
records
(took 0.051 seconds)
